[发明专利]半导体集成电路装置

权利要求书

1.一种半导体集成电路装置，其特征在于，具备：

一个以上的第一晶体管，控制输入电源线和输出电源线之间的导通；

一个以上的第二晶体管，控制上述输入电源线和上述输出电源线之间的导通；

第一缓冲器，向与上述一个以上的第一晶体管连接的第一控制线供给第一控制信号，该第一控制信号用于驱动上述一个以上的第一晶体管；

第二缓冲器，经由上述第一控制线被供给上述第一控制信号而产生第二控制信号，并将该第二控制信号供给至与上述一个以上的第二晶体管连接的第二控制线，上述第二控制信号用于驱动上述一个以上的第二晶体管；以及

一个以上的电容器，连接在上述第一控制线和上述输出电源线之间。

2.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述第一控制信号的电平变化所需的时间比上述第二控制信号的电平变化所需的时间长。

3.根据权利要求2所述的半导体集成电路装置，其特征在于，

包含上述一个以上的电容器的电容以及上述一个以上的第一晶体管的栅极电容在内的、与上述第一控制线连接的电容，是根据上述第一控制信号的转变的时间常数而设定的，上述第一控制信号的转变的时间常数用于规定上述第一控制信号的电平变化所需的时间。

4.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述一个以上的第一晶体管、上述一个以上的第二晶体管、上述第一控制线、上述第二控制线以及上述一个以上的电容器包括有一个以上的第一电源开关部和一个以上的第二电源开关部，

所述一个以上的第一电源开关部具有上述一个以上的第一晶体管中的一个第一晶体管、上述一个以上的第二晶体管中的一个第二晶体管、上述第一控制线、第二控制线以及上述一个以上的电容器中的一个电容器，

所述一个以上的第二电源开关部具有上述一个以上的第一晶体管中的一个第一晶体管、上述一个以上的第二晶体管中的一个第二晶体管、上述第一控制线以及第二控制线。

5.根据权利要求4所述的半导体集成电路装置，其特征在于，

上述一个以上的第一电源开关部的个数是根据上述转变的时间常数而设定的。

6.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述第一缓冲器具有与上述第一控制线连接的电阻成分，

上述电阻成分的电阻值是根据上述第一控制信号的转变的时间常数而设定的，上述第一控制信号的转变的时间常数用于规定上述第一控制信号的电平变化所需的时间。

7.根据权利要求6所述的半导体集成电路装置，其特征在于，

上述电阻成分是根据晶体管的对电阻而被提供的。

8.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述第一缓冲器具有在上述输入电源线和基准电位点之间互补地连接的P型以及N型的晶体管，

上述P型以及N型晶体管的公共漏极与上述第一控制线连接。

9.权利要求1所述的半导体集成电路装置，其特征在于，

具备驱动电路，该驱动电路在利用来自上述第二缓冲器的上述第二控制信号而上述一个以上的第二晶体管变为导通的情况下，使上述第一控制信号强制性地变化为用于使上述一个以上的第一晶体管导通的电平。

10.根据权利要求1所述的半导体集成电路装置，其特征在于，

具备在上述第二控制线上设置的一个以上的第三缓冲器。

11.根据权利要求6所述的半导体集成电路装置，其特征在于，

上述第一缓冲器的上述电阻成分的电阻值根据上述输入电源线的电源电压而改变。

12.根据权利要求1所述的半导体集成电路装置，其特征在于，

上述一个以上的第二晶体管的等价的晶体管大小比上述一个以上的第一晶体管的等价的晶体管大小大。

13.根据权利要求12所述的半导体集成电路装置，其特征在于，

上述一个以上的第二晶体管的个数比上述一个以上的第一晶体管的个数多。

14.根据权利要求12所述的半导体集成电路装置，其特征在于，

上述一个以上的第二晶体管中的各个第二晶体管的晶体管大小比上述一个以上的第一晶体管中的各个第一晶体管的晶体管大小大。