[发明专利]自动校准和差通道扩频码相位一致的处理方法

说明书

技术领域

本发明是关于在双通道扩频体制跟踪接收机中，将和差通道扩频码相位校 准一致的处理方法。

背景技术

目前，在我国航天测控领域，扩频测控体制的测控网才刚刚开始起步兴建， 但是对地面测控设备在低信噪比条件下的正常工作却提出了比较高的要求。现 有技术扩频测控体制的双通道跟踪接收机，通常采用在和路信号扩频码及载波 相位完成锁定后，利用和路恢复出的扩频码直接完成差路信号的解扩，恢复差 路载波后，再利用和路恢复产生的载波信号，移相鉴相完成角误差信号的解调。 但由于在基带信号处理的过程中难免会引入时延差，在和差信号传输时延上也 存在差异，而且时延差异会随着扩频码速率的不同而不同，这种和差信号在链 路上的传输时延差异直接反映到了和差通道扩频码相位的差异。在这样的情况 下，如果不校准和差两个通道的扩频码相位一致，将会损失角误差检测的灵敏 度和降低差路信号的解扩损失，这在低信噪比条件下对天线跟踪目标的跟踪精 度影响是很大的，严重时甚至会无法实现角误差信号的正常解调，导致天线无 法对目标飞行器实现自跟踪。

发明内容

为了克服双通道扩频体制跟踪接收机在实现差路信号解扩时存在的上述问 题，本发明提供一种能够有效降低差路信号解扩损失，并能提高系统角跟踪性 能的自动实现和差信道扩频码相位校准一致的处理方法。

本发明的上述目的可以通过以下措施来达到：一种自动校准和差通道扩频 码相位一致的处理方法，其特征在于包括如下步骤：

(1)在可编程门阵列芯片FPGA内，设计两级存储器FIFO1、FIFO2级联，FIFO1 的读写时钟受控于扩频码钟，FIFO2的读写时钟受控于FPGA内的高速系统工作时 钟，和路经锁相环恢复出的扩频码通过FIFO1和FIFO2，改变和路扩频码相位的延 迟量，将其同差路信号扩频码相位对准一致；

(2)在数字信号处理器芯片DSP内，设计整个相位校准过程的逻辑控制程 序，用于接收应用软件下达的相位校准命令，控制改变FPGA内FIFO1和FIFO2的 读写延迟量，完成扩频码相位搜索的粗测和精测过程；

(3)利用具备下达相位校准命令功能的应用软件下达相位校准命令，由DSP 程序接收该命令，启动校准过程，DSP程序依次控制改变FIFO1和FIFO2的读写延 迟量，进行相位搜索，最后DSP程序将相位搜索结果设置到FPGA内，将和差通道 扩频码相位校准一致，自动组织完成整个校准过程。

本发明相比于现有技术具有如下有益效果：

本发明由设计在FPGA内的数字信号处理模块和DSP内的控制程序联合实现， DSP程序自动控制校准流程，自动组织完成整个校准过程，监控显示校准结果， 无需更多的人为干预，将和差通道扩频码相位自动地校准一致，有效的克服了 双通道扩频体制跟踪接收机在实现差路信号解扩时由于和差通道传输时延差异 等因素引起直接对差路信号解扩造成的损失。

FPGA内采用两级由不同速率时钟控制的存储器FIFO1和FIFO2级联，在此基 础上采用粗测与精测相结合的方式，在保证校准精度的同时，还大大缩短了整 个校准过程的时间。

本发明通过对可由应用软件控制的相位校准搜索范围参数n的控制，并结合 扩频码的周期特性，可以实现和差通道扩频码相位在任何范围内的校准控制， 完成差路信号的解扩，确保了角误差信号的正常解调，有效地降低了差路信号 的解扩损失，提高了角误差检测的灵敏度和系统角跟踪系统的跟踪精度，为天 线对跟踪目标飞行器实现自跟踪提供了可靠的技术基础。

附图说明

下面结合附图和实施例对发明进一步说明。

图1是本发明DSP程序的控制流程框图。

图2是本发明两级由不同速率时钟控制的存储器(FIFO1和FIFO2)的示意图。

具体实施方式