[发明专利]一种利用SOPC实现AVS视频解码的装置及方法

说明书

所属技术领域

本发明涉及一种利用SOPC实现AVS视频解码的装置及方法，属于视频编解码技术领域。 

背景技术

AVS标准是《信息技术先进音视频编码》系列标准的简称，它包括系统、视频、音频、数字版权管理等四个主要技术标准和一致性测试等支撑标准。它是我国自主提出的运动图像压缩标准，在较低的复杂度下实现了与国际标准相当的技术性能，但并未使用国际标准背后的大量复杂的专利。其具有特征性的核心技术包括：8×8整数变换、量化、帧内预测、1/4精度像素插值、特殊的帧间预测运动补偿、二维熵编码、去块效应环内滤波等。AVS标准具有以下特点：一是性能高，编码效率是MPEG-2的2倍以上，与H.264的编码效率处于同一水平；二是复杂度低，算法复杂度比H.264明显低，软硬件实现成本都低于H.264；三是我国掌握主要知识产权，专利授权模式简单，费用低。 

由于视频编解码技术的迅速发展以及市场对多媒体技术的需求量越来越大，国内外多家公司和机构都在从事视频编解码器的设计，并推出了面向各种应用领域的编解码芯片，这些芯片的推出对AVS的商业化起到了一定的推动作用。但在已存在的支持AVS标准的解码芯片中，真正实现商用的种类很有限。 

现有AVS解码器的实现一般分为三类，一是软件解码器，二是硬件解码器，三是采用SOC方案，利用软硬件联合的解码器。对于软件解码器，灵活性好，但解码速度慢，很难实现高清及更大尺寸视频的实时解码。对于硬件解码器，虽然其解码速度快，但其灵活性差，难以实现多模解码。由于第二代视频编解码在算法上的复杂程度远远高于上一代标准，纯硬件难以实现，纯软件速度又有限制，所以现有的专用芯片大都采用第三种方案。为了更好地提高速度和降低面积与功耗，在速度和面积之间做一个更好的折中，这就需要更加合理的软硬件划分及硬件设计的优化。 

SOPC(System-on-a-Programmable-Chip)是将整个系统装在一片FPGA芯片内，是一种基于FPGA解决方案的SOC。由于整个系统封装于一片内，又具有结构灵活，系统成本低的特点。FPGA是现场可编程门阵列的简称，是指可以进行重复编程操作的一类ASIC芯片。与一般的ASIC设计相比，它具有设计周期短、前期费用低等优点。利用IP硬核或软核在FPGA芯片上可以比较快地实现AVS视频的解码。现有AVS解码装置有的也采用软硬件联合的解码方式，但对并行性考虑不足，且设计周期长。例如在公开号为CN101453640A、发明名称为“一种软硬件联合解码的AVS视频解码器”的发明专利中提及的利用数字信号处理器完成软件解码部分，但其硬件解码部分并行性较差，处理速度上将大打折扣。 

发明内容

为了克服现有技术的缺陷和不足，以解决AVS视频解码器解码的速度与难度问题，本发明提供了一种利用SOPC实现AVS视频解码的装置及方法。 

本发明的技术方案如下： 

一种利用SOPC实现AVS视频解码的装置，包括DMA控制器模块、Nios II微处理器模块、SDRAM控制器模块、视频输出控制器模块和AVS协处理模块，其特征在于Nios II微处理器模块通过Avalon总线分别与DMA控制器模块、SDRAM控制器模块、视频输出控制器模块和AVS协处理模块连接，完成软件解码；SDRAM控制器模块通过Avalon总线分别与DMA 控制器模块、视频输出控制器模块和AVS协处理模块相连接，另外又与SDRAM相连接，实现视频数据的存取控制；视频输出控制器模块通过Avalon总线与SDRAM控制器模块相连接，另外又与视频D/A相连接，负责输出标准格式的视频数据和同步信号；DMA控制器模块通过Avalon总线与SDRAM控制器模块和AVS协处理模块连接，实现视频数据在SDRAM控制器模块与AVS协处理模块之间的快速传输控制；