[发明专利]解码装置和解码方法

说明书

技术领域

本发明涉及一种解码装置和解码方法，尤其涉及这样的解码装置和解 码方法：其配置为能够限制用于存储回溯处理中使用的路径选择信息的存 储器的大小以及解码处理中涉及的等待时间。

背景技术

在例如数据从发送装置到接收装置的传输中或数据从记录装置到再 现装置的传输中(其中，由记录装置记录到记录介质的信息在再现装置上 再现)，在这些装置之间的传输路径上可能引起数据错误。

对在传输路径上引起的错误进行校正的典型方法之一是卷积码方法。 已知维特比(Viterbi)解码是一种实现卷积码的最大似然解码的方法。在 例如A.J.Viterbi和J.K.Omura的Principles of Digital Communication and Coding(MacGraw-Hill，New York，1979年)(下文中称为非专利文 献1)中公开了维特比解码。

参考图1，示出了发送/接收系统的示例性结构的框图。

图1所示的发送/接收系统构造有经由传输路径2互连的发送装置1 和接收装置3。发送装置1由卷积编码器11和传输路径编码器12构成。 接收装置3由代码检测器31、传输路径解码器32和维特比解码器33构成。 在发送装置1的卷积编码器11中输入要进行发送的信息序列。

发送装置1的卷积编码器11对输入的信息序列执行卷积编码处理， 并将通过错误校正编码获得的代码序列输出到传输路径编码器12。

传输路径编码器12根据传输路径2执行编码处理，诸如调制处理， 并将获得的数据经由传输路径2发送到接收装置3。从传输路径编码器12 发送的信号被经由传输路径2输入到接收装置3的代码检测器31。

接收装置3的代码检测器31基于接收到的信号检测数据，并将检测 到的数据输出到传输路径解码器32。

传输路径解码器32对从代码检测器31提供的数据执行解码处理，诸 如解调处理，并将获得的接收序列输出到维特比解码器33。

维特比解码器33对从传输路径解码器32提供的接收序列执行维特比 解码处理，并将通过错误校正获得的解码序列作为解码结果输出。

下面将简要说明维特比解码的原理。

在发送某个代码序列W时接收序列为V的条件概率(似然函数) P₀(V|W)用下面的算式(6)来表示。

P0(V|W)=Πi=0S-1P(vi|wi)---(6)]]>

在算式(6)中，S表示接收序列的数目，v_i表示第i个接收信号，w_i表示某个代码序列W中的第i个发送信号。P(v_i|w_i)为在发送w_i时接收信 号为v_i的条件概率。通过获得能使该P₀(V|W)最大化的代码序列来执行最 大似然解码。

-log_eP(v_i|w_i)被称作分支度量(branch metric)。与某个路径相对应的 代码序列W的分支度量之和(即，-log_eP(V|W))被称作路径度量(path metric)。