[发明专利]存储系统、存储方法和使用其的终端

说明书

技术领域

本发明涉及存储系统、存储方法和使用其的终端。

背景技术

随着消费需求的不断扩大，消费电子产品越来越占据很重要的市场地位，同时，消费电子技术也已经跨入到高质量的视频及音频领域，特别是随着高带宽HDMI接口的电视及外围设备流行，以及支持显示端口(Display Port)显示及相关设备的面市，加上图像也在从24位向36位色深发展，新时代的用户需要进一步的提高，需要更好的图形显示效果，如图像缩放，图像旋转，图层的覆盖(overlay)显示，图像渲染，2D/3D效果输出，急剧膨胀的带宽及高速内部多端口存储要求，将会给消费终端设备带来巨大的挑战。

当前，消费电子设备均采用嵌入式SOC来实现其主体架构，其主要优点是：移植现有的嵌入式如Linux，Vxworks和WinCE操作系统，这样就具备了一台小型的PC的功能，很多棘手的如存储及存储管理，图像显示等工作，操作系统已经完成并不需要设计者来重新设计。但是，对于芯片CPU依存不高但数据存储流量高的消费设计领域，采用基于嵌入式的操作系统的设计有其不利的一面：因为其考虑操作系统整体性、可控性，SOC整体内部硬件系统的设计均采用标准的总线结构设计，这样，所要的功能单元必须采用总线接口设计方式(包括DDR存储控制器)，如AXI、AHB、APB总线等，然而，总线的时钟频率必须受限于CPU系统要求。其中，影响最大的是基于标准总线接口的高速存储(DDR2/3等)，一方面是：CPU及总线频率决定了DDR的工作频率，另一方面，CPU指令操作，中断，总线的操作将会额外降低存储效率，还有总线采取的多是地址数据分时传输的设计方法，这样就进一步降低了DDR存储效率，再加上内部多个功能IP需要连接到DDR存储，采用传统的请求操作及设备允许等庞大的仲裁处理，其效率降低还会进一步放大，加上操作系统本身也有在线存储的要求，实际上DDR存储器能有效提供的功能带宽一般低于70％。为此，要满足目前高图像质量和高带宽存储要求，必须采用更高频率的嵌入式SOC芯片，还必须增加DDR2/3的位宽或DDR控制器的个数等。由此带来了巨大的成本开销，以及整体电源功耗等相关问题势必带来诸多的弊端。

针对目前应用设计中对芯片CPU依存不高但数据存储流量高的消费设计，现有技术中依然采用嵌入式SOC设计方案，为了达到整体的设计性能，必须选择高端SOC芯片和高附加成本整体方案的这种现状，需要新颖的存储系统、存储方法和使用该系统和方法的终端，使得其能够很好的应用于非CPU的架构体系(如专用集成电路ASIC、FPGA等架构体系中)。

发明内容

因此，针对上述现有技术中存在的问题和需求做出本发明。

本发明的实施例提供一种存储系统及存储方法，其能够有效控制设计中多个功能单元同时工作下对存储要求的高效的带宽利用率，采用灵活仲裁的管理方法，从而更好地应用于对CPU依存不高但数据流量要求很高的应用领域。

根据本发明的一个方面，提供了存储系统，其特征在于包括：存储控制单元，用于对连接的存储器实现数据存储控制；多个存储标准单元，所述存储标准单元包括第一先进先出存储区域和第二先进先出存储区域，其中所述第一先进先出存储区域用于存储所连接的功能单元需要传输到所述存储器的数据内容，且所述第二先进先出存储区域用于存储所述需要传输到所述存储器的数据内容所对应的数据地址；仲裁单元，与所述多个存储标准单元连接，用于获取多个所述第一先进先出存储区域中所述需要传输到所述存储器的数据内容的数据量和/或多个所述第二先进先出存储区域中所述需要传输到所述存储器的数据内容所对应的数据地址，并依据仲裁策略对多个存储标准单元的优先级别进行仲裁，并产生包括仲裁结果的指令并发送，其中，所述仲裁结果指示需要优先进行存储操作的选定存储标准单元；切换单元，分别与所述存储控制单元、所述多个存储标准单元和所述仲裁单元连接，用于接收所述包括仲裁结果的指令，以实现所述选定存储标准单元与所述存储控制单元的连通；其中，所述存储控制单元利用所述选定存储标准单元的第二先进先出存储区域中存储的数据地址将所述选定存储标准单元的第一先进先出存储区域中存储的数据内容存储到所述存储器中。

在上述存储系统中，所述切换单元与所述存储控制单元、所述多个存储标准单元之间的连接是双向连接，且所述存储控制单元与所述存储器，以及所述多个存储标准单元与所对应的功能单元之间的连接是双向连接。

在上述存储系统中，所述切换单元与所述存储控制单元、所述多个存储标准单元之间的双向连接是双先入先出连接。