[发明专利]基于VPX总线、可重构信号处理模块

权利要求书

1.一种基于VPX总线、可重构信号处理模块，其特征在于：包括高速板卡、前面板、散 热盖板、模块插拔器、定位销、锁紧机构部件；

高速板卡包括一块高速印制板以及焊接在上面的器件，高速印制板的外形为VPX 6U标准 板型；焊接器件包括供电电路、通用处理器、桥接芯片、可编程逻辑FPGA芯片、存储器、高 速高密电连接器、光电转换器件、千兆以太网接口；

供电电路由十个电源模块组成，它们是：1个PTH04040WAH，3个PTH05050WAH，1个 PTH08T241WAD，4个LT3021ES8，1个MIC37139-1.8BS；

通用处理器是FreeScale公司的PowerPC系列MPC7448通用处理器；

桥接芯片是Marvell公司的MV64460芯片；

可编程逻辑FPGA芯片是XILINX公司的PGA芯片，型号为XC5VLX110T；

存储器有DDR SDRAM和FLASH两种，DDR SDRAM芯片组由四片型号为MT46V64M16TG-6TIT 芯片组成，存储容量为2G；FLASH芯片组由四片型号为S29GL256N10TFI01芯片组成，存储容 量为512M；

高速高密电连接器共有七个，在高速印制板上的位号是XP0-XP6，XP0提供模块电源，XP1 提供8路模块间互连的高速串行端口，XP2提供VME接口，XP4提供4路系统间互连的高速串 行端口和两个千兆以太网接口，XP5提供GPIO和串口，XP3、XP6为自定义；

光电转换器件型号为LTP-ST11MB；

前面板开有六个开口，焊接在高速印制板的两个多模光电转换器件、一个9芯电连接器、 一个以太网接口、一个复位按钮以及八盏信号灯的接口从开口部分露出，用于调试以及和其 它系统联调，其中9芯电连接器用来调试串口，其型号是J30J-9TJWP7-J，以太网接口与工 作平台计算机或者其它系统相连接，进行数据通讯；

散热盖板覆盖在高速印制板上，为模块提供散热装置；

模块插拔器、定位销、锁紧机构通过固定器固定在高速印制板上，为模块提供插拔装置， 方便模块的插拔。

2.根据权利要求1所述的基于VPX总线、可重构信号处理模块，其特征在于：所述的高 速板卡有四个处理节点，每个处理节点包括一片PowerPC系列MPC7448通用处理器、一片 MV64460桥接芯片、一片存储器DDR SDRAM；

MPC7448处理器芯片和MV64460桥接芯片的CPU接口相连接，MPC7448处理器芯片 和MV64460桥接芯片之间为64位MPX 100MHz总线，用于数据传输与寻址；存储器DDR SDRAM和MV64460桥接芯片的DDR SDRAM接口连接，位宽64位，速度100Mhz，用于 数据存取；MV64460桥接芯片的Device接口与可编程逻辑FPGA芯片相连接，可编程逻辑FPGA 芯片内部寄存器与FLASH芯片统一编址，通过Device接口对其进行访问；可编程逻辑FPGA 芯片与FLASH芯片连接，可编程逻辑FPGA芯片实现各处理节点访问FLASH芯片的仲裁控制； 模块上电启动时，各处理节点按仲裁时序通过各MV64460桥接芯片Device接口寻址FLASH 芯片，运行启动引导代码，将操作系统映像移至节点内存运行实现系统正常启动；MV64460 桥接芯片的MPP接口与可编程逻辑FPGA芯片相连接，对可编程逻辑FPGA芯片内部功能模块 进行触发与控制；

模块内部处理节点之间的互连方式是PCI-X总线，四片MV64460桥接芯片之间提供了 四组超高速PCI-X总线，第一节点与第二节点之间、第二节点与第三节点之间、第三节点 与第四节点之间为64位100MHz超高速PCI-X总线，第一节点与第四节点之间为32位 100MHz超高速PCI-X总线；

模块之间通讯的接口形式有三种：高速串行通道Rocket IO、VME总线、千兆以太网络协 议，GPIO RS232接口；

高速串行通道Rocket IO由可编辑逻辑PFGA芯片提供，每路传输率可达2.5Gbps，支持 XILINX公司的Aurora串行通讯协议，共有14路；8路通过VPX插座XP1实现背板互连，XP1 按VITA46.3协议定义为八组高速串行通道，通过背板与同一机箱内的其它板卡通讯；4路高 速串行通道Rocket IO通过VPX电连接器与后出线板连接，实现与后出线板通讯；2路高速 串行通道Rocket IO与两个光电转换器件相连，光电转换器件的光纤接口从前面板光纤接口 露出，通过光纤与其它系统实现光纤通讯；每片MV64460桥接芯片的Sync FIFO接口分别与 可编辑逻辑PFGA芯片相连接，由可编辑逻辑PFGA芯片内部实现MV64460桥接芯片Sync FIFO 接口到高速串行通道Rocket IO的转换，支持软件配置的交换结构由可编辑逻辑PFGA芯片实 现，通过交换结构实现任一节点中桥接芯片MV64460的Sync FIFO接口与14路高速串行通道 Rocket IO中任一通道建立通讯链路，从而实现模块间的高速数据通讯；

XP2按VITA46.1协议定义为VME并行总线，可编辑逻辑PFGA芯片的相关管脚通过XP2 实现背板互连，具有主从功能的VME总线控制器由可编辑逻辑PFGA芯片设计实现，处理主芯 片MPC7448的Device接口与可编辑逻辑PFGA芯片相连，在可编辑逻辑PFGA芯片内部实现并 行总线到VME总线的转换；

第一和第四处理节点中MV64460桥接芯片的Giga Ethernrt接口分别与超高速以太网络 收发器(GPHY)相连接实现两个千兆以太网接口，前面板提供一个网口，后插座提供两个网 口出线，其中后插座的一个网口与前面板的网口为二选一使用；

GPIO RS232接口由可编辑逻辑PFGA芯片实现，通过高速高密度连接器与PC机相连，实 现对本模块的调试。