[发明专利]感测放大器及具有感测放大器的存储器

说明书

技术领域

本发明涉及半导体装置，也涉及存储器阵列，更涉及可利用单端感测方 式感测位元格中数据的静态随机随取存储器(SRAM)阵列及暂存器文件的设 计与操作。

背景技术

静态随机随取存储器(Static random access memory，SRAM)常用于集成 电路之中。SRAM晶格的优点在于不必依靠刷新的动作即可保有数据。SRAM 晶格可具有不同数目的晶体管，且通常以其具有晶体管的数目命名，举例而 言，6TSRAM、8TSRAM等。一晶体管通常作为一数据闩锁，并用以存储一 数据位元，而其他加入的晶体管则可作为控制该晶体管存取之用。通常将 SRAM晶格编排成具有多个行与列的阵列。一般来说，SRAM晶格的各个行 分别连接至一字元线，目的在判断正在使用的SRAM晶格是否被选取。该 SRAM晶格的各列连接至一位元线(或一对位元线)，目的在将一数据位元存 储至所选取的SRAM晶格，或从所选取的SRAM晶格中读取数据位元。

暂存器文件位于中央处理器(central processing unit，CPU)的处理器暂存 器阵列。集成电路上的暂存器文件通常由快速SRAM所构成，且具有多个端 口(port)，而一般多端口SRAM却通常通过相同的端口进行读取或写入操作。

随着集成电路的体积逐渐缩小，集成电路的操作电压也随之减低，同样 的情形也发生于存储器电路的操作电压上。影响所及，用以衡量SRAM晶格 的数据位元是否能够可靠存取的读取及写入边限(read及write margin)也跟着 缩小。由于静态噪音的存在，缩小的读取及写入边限将增加读取及写入操作 时的错误率。

就记忆晶格的单端感测(single ended sensing)而言，预充电的区域位元线 是保持在预充电电平，抑或放电至接地电平，皆取决于位元格中所存储的数 据。在进行低频操作时，当该区域位元线保持在浮动状态，而晶格中又不具 有数据值以使该区域位元线放电时，则传导栅(在同一列中的晶格)上的漏电 流将使该区域位元线放电至零位面，因而造成错误感测(false sensing)的现象。 为了避免错误感测的发生，可通过配置一小电流预充装置(例如一保持器电路) 而将该区域位元线保持在Vdd准位。

图1为一公知的感测放大器电路100示意图，感测放大器电路100可为 SRAM阵列或暂存器文件的一部分，并且具有一保持器电路102。为了确保 位元格的电压能超过该保持器102以进行正常的读取操作，保持器102的元 件尺寸至关重要。电路100连接至位元线，例如：顶位元线108a及底位元 线108b。当未进行读取操作时，该预充电器110依照该控制信号114将该区 域位元线108a及108b充电至高态。图1的存储器的制造期间有些性能参数 的变动是可接受的。工艺边界(Process corners)指具有最差及/或最佳性能参数 的集成电路。偏斜边界(Skew corners)指其子电路中具同时具有最差与最差性 能参数的集成电路。在低电压下，并且处于偏斜边界(例如：位元线108a或 108b上有慢速的阵列晶体管，并且在保持器102上有快速的周边晶体管)时， 连接至该位元线108a或108b的位元格的电压电平将无法凌驾于保持器102 之上。因此，当电源供应电压达到最低电平时(例如：Vdd_min)，电路可能 无法正确的操作。

能够使电路100在低电压下正常运作的方法之一，即是将该保持器102 的阻值予以提升，举例来说，可将保持器晶体管104的通道长度增加或将其 宽度减低。此方法可使得该保持器102的电压能够更轻易地小于连接至该位 元线108a或108b的位元格。然而，此方法是有缺点的，主因在于该保持器 晶体管104需要占用面积，并且，为了使保持器102能够提供由传导栅来的 漏电流以进行正常操作，必须存在一电流电平。