[发明专利]嵌入式平台协处理器

权利要求书

1.一种嵌入式平台协处理器，其特征在于：包括一CPU接口、以及UART模块、SMART卡模块、PS2模块、RFID卡模块、打印机模块、看门狗模块，所述UART模块、SMART卡模块、PS2模块、RFID卡模块、打印机模块、看门狗模块均采用通用CPU总线接口，他们各自的总线在所述CPU接口部分完成总线的复接。

2.根据权利要求1所述的嵌入式平台协处理器，其特征在于：所述UART模块、SMART卡模块、PS2模块、RFID卡模块、打印机模块、看门狗模块均为独立的IP模块。

3.根据权利要求2所述的嵌入式平台协处理器，其特征在于：

所述UART模块根据串口协议，用VHDL语言描述的一个简单双向串口；

所述SMART卡模块是根据ISO7816标准，用VHDL语言描述的一个智能卡接口模块；

所述PS2模块是根据PS2协议，用VHDL语言描述的一个接口模块；

所述RFID卡模块是根据RFID规范，用VHDL语言描述的一个接口模块；

所述打印机模块为用VHDL语言描述的针式打印机或者热敏打印机模块；

所述看门狗模块是通过复位看门狗的寄存器来避免产生超时复位。

4.根据权利要求1所述的嵌入式平台协处理器，其特征在于：还包括与所述CPU接口对接的键盘扫描模块、钱箱控制模块、副液晶控制模块、IO扩展模块、语音处理模块，以及电源管理模块中的至少一模块。

5.根据权利要求4所述的嵌入式平台协处理器，其特征在于：所述键盘扫描模块、钱箱控制模块、副液晶控制模块、IO扩展模块、语音处理模块、电源管理模块均采用寄存器方式与所述CPU接口部分对接。

6.根据权利要求1至5任一项所述的嵌入式平台协处理器，其特征在于：该嵌入式平台协处理器采用FPGA芯片作为开发基础，所述CPU接口采用一个片选、一个读使能、一个写使能、8根地址总线、8根数据总线的通用接口。

7.根据权利要求6任一项所述的嵌入式平台协处理器，其特征在于：该嵌入式平台协处理器与SDRAM、FLASHROM一起作为嵌入式处理器的外围电路时，与SDRAM、FLASHROM共用数据总线和地址总线，还共用控制总线中的读使能信号nOE和写使能信号nWR，但该嵌入式平台协处理器的片选信号则是各种独立的。