[发明专利]半导体元件的制造方法

说明书

技术领域

本发明涉及一种半导体元件的制造方法，且尤其涉及一种互补金氧半导体 元件(Complementary Metal-Oxide-Semiconductor devices，CMOS devices) 的制造方法。

背景技术

针对多媒体社会的急速进步，多半受惠于半导体元件或人机显示装置的飞 跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异 的显示质量与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌 上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能 源的潮流加以预测阴极射线管因空间利用以及能源消耗上仍存在很多问题，而 对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具 有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性之薄膜晶体管液 晶显示器(TFT-LCD)已逐渐成为市场的主流。

一般薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、一彩色滤光 基板以及一液晶层所构成，而薄膜晶体管阵列基板上的开关元件都为单一掺杂 型态的晶体管，如N型非晶硅薄膜晶体管。然而，在某些薄膜晶体管液晶显示 器中，需要将一些简单的驱动电路制作于薄膜晶体管阵列基板的外围区域上， 而这些制作于外围区域上的驱动电路通常会同时使用到N型非晶硅薄膜晶体 管以及P型非晶硅薄膜晶体管。因此，如何在不大幅增加制造成本的情况下， 于薄膜晶体管阵列基板的外围区域上制作出N型非晶硅薄膜晶体管以及P型非 晶硅薄膜晶体管，是研发者持续关注的问题之一。

发明内容

本发明所要解决的技术问题在于提供一种半导体元件的制造方法，其可于 基板上形成互补金氧半导体元件。

为实现上述目的，本发明提供一种半导体元件的制造方法，包括下列步骤。 首先，于一基板上形成一第一栅极与一第二栅极，接着，于基板上形成一栅绝 缘层，以覆盖第一栅极与第二栅极。之后，于栅绝缘层上形成位于第一栅极上 方的一第一通道层以及位于第二栅极上方的一第二通道层，并于第一通道层上 形成一第一型掺杂半导体图案层、一第一源极与一第一漏极，其中第一型掺杂 半导体图案层位于第一源极与第一通道层之间以及第一漏极与第一通道层之 间，且第一栅极、第一源极、第一漏极、第一通道层以及第一型掺杂半导体图 案层构成一第一晶体管。接着，依序形成一第二型掺杂半导体材料层以及一第 二导电层，以覆盖第一晶体管、栅绝缘层以及第二通道层。之后，图案化第二 型掺杂半导体材料层以及第二导电层，以于第二通道层上形成一第二型掺杂半 导体图案层、一第二源极与一第二漏极，其中第二型掺杂半导体图案层位于第 二源极与第二通道层之间以及第二漏极与第二通道层之间，且第二栅极、第二 源极、第二漏极、第二通道层以及第二型掺杂半导体图案层构成一第二晶体管。

在本发明的一实施例中，前述的第一通道层、第二通道层、第一型掺杂半 导体图案层、第一源极以及第一漏极的形成方法例如是于栅绝缘层上依序形成 一通道材料层以及一第一掺杂型掺杂半导体层，接着，图案化通道材料层与第 一型掺杂半导体材料层，以于栅绝缘层上形成第一通道层、第二通道层以及位 于第一通道层与第二通道层上的一第一图案层。之后，于第一通道层上形成第 一源极与第一漏极，并以第一源极与第一漏极为掩模，移除未被第一源极与第 一漏极所覆盖的第一图案层，以形成第一型掺杂半导体图案层。

在本发明的一实施例中，前述的第一通道层、第二通道层、第一型掺杂半 导体图案层、第一源极以及第一漏极的形成方法例如是先于栅绝缘层上形成一 通道材料层，接着，图案化通道材料层以形成第一通道层以及第二通道层。之 后，于栅绝缘层、第一通道层以及第二通道层上依序形成一第一型掺杂半导体 材料层以及一第一导电层，并图案化第一导电层与第一型掺杂半导体材料层， 以于第一通道层上形成第一源极、第一漏极以及第一型掺杂半导体图案层。

在本发明的一实施例中，前述的第一型掺杂半导体图案层为N型掺杂半导 体图案层，而第二型掺杂半导体图案层为P型掺杂半导体图案层。

在本发明的一实施例中，前述的第一型掺杂半导体图案层为P型掺杂半导 体图案层，而第二型掺杂半导体图案层为N型掺杂半导体图案层。

在本发明的一实施例中，前述的第一通道层与第二通道层的材料包括一本 征半导体材料(intrinsic semiconductor material)。