[发明专利]一种RAM存储器及其使用方法

说明书

【技术领域】

本发明涉及一种存储器及其使用方法，尤其是涉及一种使用效率及利用率均较高的RAM存储器及其使用方法。

【背景技术】

现代网络技术的快速发展，使得各种网络包都有可能出现，这样各种长度的包也都有可能出现。当调度和缓存这些包的时候，就有一个效率问题。

FIFO的优点是管理和操作简单，只需要读、写控制信号，空、满标志和FIFO的使用量等状态信号即可。但它必须按顺序写入和读出。而由于IP包的本身的特性和应用的需要，包的写入不一定按顺序写入，例如IP头校验和要等IP头全部写入后才计算出来，而且它的位置不在IP头的尾部，因而IP头部的写入不能按顺序进行。因而这种不能按顺序操作的情况下不适合采用FIFO作为缓冲。

RAM是随机访问存储器，它的写入和读出顺序可以是完全随机的。图1的左图是简单的双端口RAM缓冲的工作原理：它是以包为单位进行管理的。将RAM分成多个固定大小的块，每块存放一个包，图中的每一个长条代表一块。考虑到硬件实现，通常选取块的大小为2的整数次幂，并且能存放最大的包。使用一个读指针和写指针分别控制读写操作的位置。在读指针和写指针之间的是存放数据的。阴影部分表示存储器已经被使用，而阴影的右边是块中剩下的存储空间，此部分空间无法利用。包的长度是不定长的，而块的长度必须由最长包决定。以太网帧最长不超过2K字节，可选2K字节作为一块。此方法可以很好的解决FIFO的包写入的问题，但有严重的空间浪费问题。如图1的右图所示，斜条纹的表示已经写入的包，是很多很短的包；竖条纹表示的是将要写入的包，是一个长包。为保证在长包未完全写入之前不出现缓冲被读空而下溢出的情况，则必须有足够的空间。用N来表示最长包和最小包的长度比值，N＝最长包长度/最短包长度，则至少需要存储块的个数不小于N+1。网络中大量的包是只有几十个字节的短包，这样会造成存储器的利用率不高。。

所以，业界迫切需要一种无论是读写效率，还是整个存储器的利用率均较高的RAM存储器及其使用方法。

【发明内容】

本发明目的在于提供一种RAM存储器及其使用方法，可以使RAM存储器的读写效率及利用率均较高。

本发明的技术方案为：

一种RAM存储器，包括一读指针和一写指针，分别记录读出和写入包的起始位置，其中该RAM存储器非以最长包的长度作为RAM的基本块的大小。

本发明还具有以下特征：该RAM存储器以常见以太网包中长度较小的长度作为基本块的大小，该RAM存储器中基本块的大小为64字节或128字节或以以太网包中的最小包的长度为基本块的大小，且该RAM存储器还包括第一计数器，用以统计RAM的使用块数的数目，及一第二计数器，用以统计RAM存储器内完整包的数目，写入一个新的RAM存储器的基本块时，第一计数器数据加1，当写入一个完整的以太网包后，第二计数器加1，当读取一个RAM存储器的基本块时，第一计数器减1，当读取一个完整的以太网包时，第二计数器减1，还包括一辅助指针，当一个以太网包使用多个基本块时，使用辅助指针控制读出或写入数据在RAM存储器多个基本块中的位置。

本发明的技术方案也可以为：一种使用RAM存储器的方法，包括一读指针和写指针，用以统计RAM的使用块数的数目的第一计数器及用以统计RAM存储器内完整包的数目的第二计数器，其中将该RAM存储器的存储空间分成非以最长包的长度为大小的的基本块。

本发明的技术方案还包括以下特征：当写入一个新的RAM块时，第一计数器数据加1，当读取一个RAM块时，第一计数器减1。当写入一个新的完整包时，第二计数器数据加1，当读取一个完整包时，第二计数器减1。

本发明的RAM存储器及其使用方法，因为将RAM存储器分为小的基本块单元来使用并配合合理的计数器来管理写入和读出操作，所以RAM存储器的使用率得到了很大的提高。

【附图说明】

图1是现有RAM存储器的管理方法和利用空间的示意图。

图2是本发明的RAM存储器的管理方法及空间利用的示意图。

【实施方式】