[发明专利]叠栅非易失性快闪存储单元、存储器件及其制造方法

权利要求书

1.一种叠栅非易失性快闪存储单元，包括：半导体结构，所述半导体结构包括衬底、位于衬底中的掺杂阱，和位于掺杂阱内及其上叠栅晶体管，所述叠栅晶体管包括源极区、漏极区，位于源极区和漏极区之间的浮栅结构、覆盖所述浮栅结构的隔离层、位于所述隔离层上的控制栅结构，所述半导体结构还包括浮栅结构在衬底上的延伸结构，即浮栅延伸结构，所述半导体结构上具有层间介质层；

其特征在于，还包括：

可动开关，设置于所述浮栅延伸结构上方，所述可动开关对应位置的层间介质层中具有暴露浮栅延伸结构的开口，所述可动开关包括：支撑部件和导电互连部件，所述支撑部件位于所述导电互连部件的外围，且与所述层间介质层连接，并将所述导电互连部件悬置在所述开口上方，当向所述导电互连部件施加电压时，则所述导电互连部件与所述浮栅延伸结构电连接。

2.根据权利要求1所述的叠栅非易失性快闪存储单元，其特征在于，所述浮栅延伸结构上方具有隔离层，所述层间介质层开口的位置对应的所述隔离层中具有开口。

3.根据权利要求2所述的叠栅非易失性快闪存储单元，其特征在于，所述支撑部件为绝缘材料，所述支撑部件为分布在导电互连部件对称的两侧的引脚，且所述支撑部件和所述导电互连部件连接的一端位于导电互连部件下方，与层间介质层连接的一端位于层间介质层上方。

4.根据权利要求1所述的叠栅非易失性快闪存储单元，其特征在于，所述掺杂阱的导电类型为N型，所述叠栅晶体管为PMOS晶体管。

5.根据权利要求1所述的叠栅非易失性快闪存储单元，其特征在于所述掺杂阱的导电类型为P型，所述叠栅晶体管为NMOS晶体管。

6.根据权利要求1所述的叠栅非易失性快闪存储单元，其特征在于，所述浮栅延伸结构包括多晶硅层和位于所述多晶硅层上的绝缘层，所述开口包括：所述层间介质层中的介质层开口，及对应于介质层开口中央区域的所述绝缘层中的开口，即绝缘层开口；所述绝缘层开口位于所述介质层开口的中央区域。

7.根据权利要求1所述的叠栅非易失性快闪存储单元，其特征在于，所述导电互连部件对应于所述绝缘层开口的位置向浮栅延伸结构一侧凸出。

8.根据权利要求1所述的叠栅非易失性快闪存储单元，其特征在于，所述导电互连部件对应于所述开口的中央区域。

9.根据权利要求1所述的叠栅非易失性快闪存储单元，其特征在于，所述导电互连部件为金属材料。

10.一种包括阵列排列的权利要求1所述的上述叠栅非易失性快闪存储单元的叠栅非易失性快闪存储器件。

11.一种叠栅非易失性快闪存储单元的制造方法，其特征在于，包括步骤：

提供半导体结构，所述半导体结构包括衬底、位于衬底中的掺杂阱，和位于掺杂阱及其上的叠栅晶体管，所述叠栅晶体管包括源极区、漏极区，在源极区和漏极区之间具有浮栅结构、在浮栅结构上覆盖有隔离层、在隔离层上具有控制栅结构，所述半导体结构还包括浮栅结构在衬底上的延伸结构，即浮栅延伸结构，所述半导体结构上具有层间介质层；

对所述半导体结构进行刻蚀，在所述浮栅延伸结构上的层间介质层中形成第一开口；

在所述第一开口中填充牺牲介质；

在所述层间介质层上形成阻挡层，所述阻挡层覆盖部分所述牺牲介质；

刻蚀所述阻挡层，在所述阻挡层中形成暴露所述牺牲介质的第二开口；

在所述牺牲介质表面的所述阻挡层上形成导电层，所述导电层覆盖所述第二开口；

去除所述第一开口中的牺牲介质。

12.根据权利要求11所述的叠栅非易失性快闪存储单元的制造方法，其特征在于，所述浮栅延伸结构上方具有隔离层，所述浮栅延伸结构包括多晶硅层和位于所述多晶硅层上的绝缘层，对所述半导体延伸结构进行刻蚀形成第一开口的步骤包括：

对所述层间介质层和隔离层进行刻蚀，形成介质层开口；

对所述介质层开口内的所述绝缘层进行刻蚀，在介质层开口内的绝缘层中形成开口，即绝缘层开口。

13.根据权利要求12所述的叠栅非易失性快闪存储单元的制造方法，其特征在于，所述阻挡层位于第一开口的中央区域，所述第二开口位于第一开口的中央区域。