[发明专利]非易失性可变电阻元件的成型处理的控制电路及控制方法

权利要求书

1.一种非易失性半导体存储装置，其中，

具有：存储器单元阵列，其中将在可变电阻的两端担载电极的二端子型的非易失性可变电阻元件的一端子、与通过在二端子间施加的电压控制流过自身的电流量的二端子型的选择元件的一端子、或者通过施加于控制端子的电流或电压控制流过其它二端子间的电流量的三端子型的选择元件的除了上述控制端子之外的其它二端子中的任一方连接，构成存储器单元，将多个上述存储器单元分别在行和列方向上配置为矩阵状而构成上述存储器单元阵列，

通过将属于同一行的上述存储器单元彼此连接的在行方向上延伸的第一选择线、和将属于同一列的上述存储器单元彼此连接的在列方向上延伸的第二选择线，使上述存储器单元阵列内的各上述存储器单元相互连接，

上述非易失性可变电阻元件是通过实施成型处理并通过对该非易失性可变电阻元件的两端子间赋予电应力从而电阻状态在两个以上的不同电阻状态间转变并将该转变后的一个电阻状态用于信息的存储的元件，

经由上述第一选择线对上述选择元件施加电流或电压，选择连接于同一上述第一选择线的上述成型处理对象的多个上述非易失性可变电阻元件，具有在对上述选择的上述成型处理对象的多个上述非易失性可变电阻元件分别经由不同的上述第二选择线同时施加上述成型处理用的成型电压时，按被施加上述成型电压的上述存储器单元的每一个来感测上述非易失性可变电阻元件的上述成型处理的完成的成型感测电路，进行控制使得不经由与感测到上述成型处理的完成的上述非易失性可变电阻元件连接的上述第二选择线施加上述成型电压。

2.根据权利要求1所述的非易失性半导体存储装置，其中，

上述选择元件是三端子型的选择元件，

上述存储器单元中，

上述选择元件的上述控制端子连接于上述第一选择线，

上述非易失性可变电阻元件的不与上述选择元件连接的一端子、或者上述选择元件的不与上述非易失性可变电阻元件连接的除了上述控制端子之外的一端子中的任一方连接于上述第二选择线，另一方连接于第三选择线，

上述成型电压施加于上述第二选择线和上述第三选择线之间。

3.根据权利要求1所述的非易失性半导体存储装置，其中，

上述选择元件是二端子型的选择元件，

上述存储器单元中，

上述非易失性可变电阻元件的不与上述选择元件连接的一端子、或者上述选择元件的不与上述非易失性可变电阻元件连接的一端子中的任一方连接于上述第一选择线，另一方连接于第二选择线，

上述成型电压施加于上述第一选择线和上述第二选择线之间。

4.根据权利要求1～3任一项所述的非易失性半导体存储装置，其中，

上述成型感测电路中，当感测到伴随上述成型处理的完成的流过上述第二选择线的规定位置的电流或者上述第二选择线的规定位置的电位的变动时，停止经由感测到该电流或者电位的变动的上述第二选择线的上述成型电压的施加，将进行该停止工作的电路直接连接或者经由上述第二选择线的解码器连接于施加上述成型电压的上述第二选择线。

5.一种成型处理的控制方法，其是非易失性半导体存储装置中的非易失性可变电阻元件的成型处理的控制方法，该非易失性半导体存储装置具有：存储器单元阵列，其中将在可变电阻的两端担载电极的二端子型的非易失性可变电阻元件的一端子、与通过在二端子间施加的电压控制流过自身的电流量的二端子型的选择元件的一端子、或者通过施加于控制端子的电流或电压控制流过其它二端子间的电流量的三端子型的选择元件的除了上述控制端子的其它二端子中的任一方连接，构成存储器单元，将多个上述存储器单元分别在行和列方向上配置为矩阵状而构成上述存储器单元阵列，在上述成型处理的控制方法中，

通过将属于同一行的上述存储器单元彼此连接的在行方向上延伸的第一选择线、和将属于同一列的上述存储器单元彼此连接的在列方向上延伸的第二选择线，使上述存储器单元阵列内的各上述存储器单元相互连接，

上述非易失性可变电阻元件是通过实施上述成型处理并通过对该非易失性可变电阻元件的两端子间赋予电应力从而电阻状态在两个以上的不同电阻状态间转变并将该转变后的一个电阻状态用于信息的存储的元件，

上述成型处理的控制方法包含：

选择与上述存储器单元阵列内的上述成型处理对象的多个上述存储器单元连接的一条上述第一选择线的步骤；

选择与上述存储器单元阵列内的上述成型处理对象的多个上述存储器单元各别地连接的多个上述第二选择线的步骤；

对上述选择的多个上述第二选择线同时施加上述成型处理用的成型电压的步骤；

感测伴随上述成型处理的完成的流过上述第二选择线的规定位置的电流或者上述第二选择线的规定位置的电位的变动的步骤；以及

进行控制使得不向感测到上述电流或电位的变动的上述第二选择线施加上述成型电压的步骤，

对连接于同一上述第一选择线的多个上述存储器单元的上述非易失性可变电阻元件同时进行上述成型处理。