[发明专利]形成交替排列的P型和N型半导体薄层的工艺方法

说明书

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种形成交替排列的P型和N型半导体薄层的工艺方法。

背景技术

超级结结构的MOSFET器件的结构如图1所示，在硅衬底1上的外延层(N型或P型)2内有沟槽型的具有相反导电类型填充的外延层(P型或N型)3，该区域顶部从外向内依次被P阱区5、N+阱区6、P+注入层7包围。在两个沟槽型外延层3之间，N外延层2之上设有多晶硅4，多晶硅4上设有层间介质8，然后源金属电极9覆盖整个层间介质8和外延层3。硅衬底1的背面(即图1所示的下方)有背面金属电极(漏极)10。

该器件主要的难点是交替排列的P型和N型半导体薄层结构的形成。该结构形成工艺方法有两种，第一种(见图2)是：在硅衬底21上生长一层外延层22，在外延层22中合适的位置进行注入掺杂形成离子注入区23；在原有的外延层22之上再生长一层外延层22；在前次相同的注入掺杂位置，位于后生长的外延层22内再进行注入掺杂形成离子注入区23。这样经过多次的循环外延生长和注入掺杂，直至外延厚度达到所需要的沟道深度。在炉管进行注入掺杂区扩散使多个离子注入区形成一完成的掺杂区25，这样完整的P(或N)型薄层才算完成。该方法存在的问题是：首先，成本较高，外延和注入都是半导体制造中成本较高的工艺，特别是外延，在一般的半导体制造中一般只有一次；其次是工艺难以控制，几次的外延生长要求相同的电阻率，相同的膜质量，对工艺的稳定性方面要求较高；另外每次注入都要求在相同的位置，对注入的对准、精度方面都要求很高。

另外一种制造工艺方法是首先在硅衬底31上生长一层厚的硅外延层32，然后在此外延层32上形成沟槽35，再用与外延层32有相反掺杂的硅外延33填充沟槽35(见图3)。该方法主要的难点是沟槽的外延填充。由于沟槽顶部和沟槽底部生长速率的差异，所以外延填充后在沟槽内部一般会有较大的空洞和其他外延缺陷存在，而较大的空洞和缺陷都会对器件的性能产生一定影响。

发明内容

本发明要解决的技术问题是提供一种形成交替排列的P型和N型半导体薄层的工艺方法，使外延填充沟槽后，沟槽内无晶格缺陷或缺陷很少，没有空洞或仅有很小空洞。

为解决上述技术问题，本发明的形成交替排列的P型和N型半导体薄层的工艺方法包括如下步骤：

步骤一，在表面取向为(100)晶面或(110)晶面的衬底硅片上生长一层N型外延层；

步骤二，在所述N型外延层上形成沟槽；

步骤三，在所述沟槽内采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体进行P型硅外延生长，填充沟槽。

本发明的形成交替排列的P型和N型半导体薄层的工艺方法采用的另一种技术方案是，包括如下步骤：

步骤一，在表面取向为(100)晶面或(110)晶面的衬底硅片上生长一层P型外延层；

步骤二，在所述P型外延层上形成沟槽；

步骤三，在所述沟槽内采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体进行N型硅外延生长，填充沟槽。

上述步骤一生长的N型外延层或P型外延层的厚度为1.0μm-100.0μm。

上述步骤二中形成的沟槽宽度为0.2μm-10.0μm，深度为0.8μm-100.0μm。

上述步骤二中形成的沟槽在原胞区内的表面形状为正方形、长方形或长条形。当表面形状为正方形和长方形的沟槽时，如果采用表面取向为(100)晶面的衬底硅片，则沟槽侧壁为单一(100)晶面的平面；如果采用表面取向为(110)晶面的衬底硅片，则沟槽侧壁为单一(111)晶面的平面；沟槽底面为具有复杂晶向的光滑曲面。当表面形状为长条形的沟槽时，如果采用表面取向为(100)晶面的衬底硅片，则沟槽的长侧壁为单一(100)晶面的平面，短侧壁为单一(100)晶面的平面或具有多个晶面的平面或具有弧度的光滑曲面；如果采用表面取向为(110)晶面的衬底硅片，则沟槽的长侧壁为单一(111)晶面的平面，短侧壁为单一(111)晶面的平面或具有多个晶面的平面或具有弧度的光滑曲面；沟槽底面为具有复杂晶向的光滑曲面。

上述步骤三中硅外延生长的温度为800-1300℃，压力为0.01-760托。硅源气体为一氯氢硅、二氯二氢硅、三氯氢硅或四氯氢硅中的至少一种。卤化物气体为氯化氢和氟化氢中的至少一种。掺杂气体为硼烷、磷烷和砷烷中的至少一种。

上述步骤三中硅外延生长由一次或多次生长完成，在实施多次硅外延生长填充的过程中，在完全填充沟槽前，采用单独的氯化氢气体，或氯化氢气体和氢气，或氯化氢气体、氢气和掺杂气体进行硅外延生长，使沟槽开口增大。