[发明专利]采用键合线作为振荡器电感的频率自校正锁相环

说明书

技术领域

本发明涉及锁相环技术领域，特别涉及一种采用电感电容谐振腔 型压控振荡器的电荷泵锁相环，具体为一种采用键合线作为压控振荡 器电感的频率自校正电荷泵锁相环。

背景技术

在目前常用的电荷泵锁相环中，压控振荡器的功耗占据了整个锁 相环功耗的大部分，并且压控振荡器的相位噪声直接决定了锁相环的 带外噪声，所以降低压控振荡器的功耗和噪声对于降低整个锁相环的 功耗和噪声至关重要。在CMOS(Complementary Metal Oxide Semiconductor，互补式金属氧化层半导体)工艺下，压控振荡器分为 两大类：电感电容谐振腔振荡器和环形振荡器。电感电容谐振腔振荡 器噪声小，但因为其集成电感的面积大，所以占据的芯片面积大；环 形振荡器占用芯片面积小，但噪声大。

对于压控振荡器，传统的降低功耗的方法都是在CMOS电路部分 进行优化。例如，在2008年11月19日至21日召开的TENCON会议论文 集的第1～5页中“0.4V CMOS based low power voltage controlled ring oscillator for medical applications”一文对环形振荡器的单元电路进行 亚阈值设计，但亚阈值电路可靠性差，加上环形振荡器的噪声大，所 以采用亚阈值电路的压控振荡器噪声大，而且不能有效的降低功耗。 再例如，在2007年12月11日至14日召开的Micowave会议论文集的第 1～4页中“A Sub-1V Low Power V-Band CMOS VCO With Self-Body-Bias”一文对电感电容谐振腔振荡器采用衬底自偏置技术 进行改进，通过把NMOS(N-Metal Oxide Semiconductor，N型金属氧 化层半导体)管的衬底接一正的偏压来降低NMOS管的阈值电压，进 而降低压控振荡器的功耗，但是电路的噪声会耦合到衬底中，造成压 控振荡器的噪声性能差，而且容易造成NMOS管的反相击穿和自锁效 应，所以这样的自偏置设计的缺点是噪声高、可靠性差，而且不能有 效地降低功耗。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题在于如何克服现有技术中压控振荡器 的低功耗和低噪声不能兼得的缺陷。

(二)技术方案

为解决上述技术问题，本发明提供了一种采用键合线作为振荡器 电感的频率自校正锁相环，该锁相环包括：

压控振荡器，该压控振荡器为电感电容谐振腔振荡器，该压控振 荡器采用键合线作为电感，用于降低压控振荡器的功耗和噪声；该压 控振荡器的控制电压输入端和压控振荡器的电容阵列之间连接频率 自校正环路，用于对压控振荡器的谐振频率进行自校正；

环路滤波器，该环路滤波器的输出端连接压控振荡器的控制电压 输入端，该环路滤波器采用宽带环路滤波器和窄带环路滤波器进行带 宽动态切换，带宽控制字从环路滤波器的带宽控制端输入，在锁相环 正常工作时，该环路滤波器的带宽设为窄带模式，以减小锁相环的带 内相位噪声和杂散，在锁相环频率自校正过程中，也就是在压控振荡 器的谐振频率自校正过程中，该环路滤波器的带宽设为宽带模式，以 加快锁相环频率自校正的速度；

缓冲器，该缓冲器的输入端连接所述压控振荡器的输出端，该缓 冲器的输出端为锁相环的输出端；

调制器，接收分频比控制字；

分频器，缓冲器的输出端和调制器的输出端分别连接该分频器的 两个输入端；

鉴频鉴相器，分频器的输出端和锁相环参考频率源分别连接该鉴 频鉴相器的两个输入端；

电荷泵，该电荷泵的输入端连接鉴频鉴相器的输出端，该电荷泵 的输出端连接环路滤波器的输入端。

其中，压控振荡器具体包括：

两个PMOS管，两个PMOS管的源极接在电源正电压上，第一 PMOS管的栅极与第二PMOS管的漏极相连，第二PMOS管的栅极 与第一PMOS管的漏极相连；