[发明专利]一种芯片复位方法、芯片和双倍速率存储器系统

说明书

技术领域

本发明涉及电子领域，具体涉及一种芯片复位方法、芯片和双倍速率存储 器系统。

背景技术

DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory，双倍数据速率同步动态随机存储器)简称双倍速率存储器或DDR器 件，DDR SDRAM是在SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存储器)发展而来的，能够在时钟上升沿和下降沿各 传输一次数据，其传输速率快、容量大而且价格便宜，能够很好的满足大量数 据缓存的需求。DDR SDRAM主要应用于数据的高速大容量存储。双倍速率 存储器系统是由DDR SDRAM和访问DDR SDRAM的芯片组成，该芯片主要 由DDRC(DDR Controller，双倍数据速率控制器)、DDR PHY(DDR Physical Layer，双倍数据速率物理层)和其他功能模块组成。

目前，在芯片重新加载软件时，需要对芯片进行复位操作，该复位芯片的 方法为，采用芯片的复位管脚输入全局复位信号，根据全局复位信号，对芯片 的所有模块执行复位操作。

但是，芯片在读写访问DDR器件时，若芯片所有模块被复位，芯片中的 DDR PHY提供时钟的PLL(Phase Locked Loop，锁相环)也会被复位，PLL 复位的时候，芯片的时钟和DDR器件的时钟都可能会丢失，由于时钟异常很 可能导致DDR器件内的工作状态死锁，进而导致整个双倍速率存储器系统挂 死，为了保证DDR器件不挂死，可以在复位之前，对DDR的硬件模块和软 件模块进行软复位，从而防止芯片在硬复位时访问DDR(芯片不访问DDR器 件时进行复位操作不会导致DDR器件挂死)，这样可以有效避免复位操作时， DDR器件死锁的问题。

在对现有技术的研究和实践中，本发明的发明人发现，现有技术的芯片复 位方法中解决因复位而可能产生死锁问题需要软件干预，在硬复位之前要进行 软复位，增加了操作的复杂性，软复位的响应时间较长，复位不够及时，增加 了软硬件交互风险。

发明内容

本发明实施例提供一种芯片复位方法、芯片和双倍速率存储器系统。

一种芯片复位方法，包括：

接收输入信号，并判断输入信号是否通过全复位管脚输入；

在判断为否时，生成能复位除双倍速率存储控制器物理层以外的功能模块 的复位信号；

对芯片中除双倍速率存储控制器物理层以外的功能模块执行复位操作，并 根据复位信号和处理器写入的指示信号，生成复位控制信号；

根据所述复位控制信号，对双倍速率存储控制器物理层执行复位操作。

相应地，一种芯片，包括：

复位处理模块，用于接收输入信号，并判断输入信号是否通过全复位管脚 输入，在判断为否时，生成能复位除双倍速率存储控制器物理层以外的功能模 块的复位信号；

复位控制模块，用于根据复位信号和处理器写入的指示信号，生成复位控 制信号；

执行模块，用于对芯片中除双倍速率存储控制器物理层以外的功能模块执 行复位操作，或根据所述复位控制信号，对双倍速率存储控制器物理层执行复 位操作。

相应地，一种双倍速率存储器系统，包括：

芯片，用于接收输入信号，并判断输入信号是否通过全复位管脚输入，在 判断为否时，生成能复位除双倍速率存储控制器物理层以外的功能模块的复位 信号，对芯片中除双倍速率存储控制器物理层以外的功能模块执行复位操作， 并对根据复位信号和处理器写入的指示信号，生成复位控制信号，根据所述复 位控制信号，对双倍速率存储控制器物理层执行复位操作。

双倍速率存储器，用于根据双倍速率存储控制器物理层的时钟信号，传输 数据给芯片。