[发明专利]一种基于集成电路设计流程的设计项目管理方法及系统

权利要求书

1.一种基于集成电路设计流程的设计项目管理方法，其特征在于，包括：

步骤1，设定集成电路设计流程；

步骤2，设定设计项目的进度计划、人力资源分配和软件工具配置；

步骤3，自动生成顶层设计项目的进度计划、人力资源分配和软件配置；

步骤4，自动检查设计项目的进度计划和人力资源的合理性；

步骤5，为设计项目自动预定和调度人力资源和软件资源。

2.如权利要求1所述的基于集成电路设计流程的设计项目管理方法，其特征在于，还包括：

步骤6，自动调整和优化设计项目的未来进度计划；

步骤7，自动生成层次化的设计项目进展报告；

步骤8，自动分析设计项目潜在的进度、人力和软件资源问题； 

步骤9，自动优化进度计划、人力资源和软件资源配置。

3.如权利要求1所述的基于集成电路设计流程的设计项目管理方法，其特征在于，步骤1包括：

步骤10，设定流程点； 

步骤11，设定流程点之间的顺序； 

步骤12，设定流程点之间的条件转移的条件。

4.如权利要求1所述的基于集成电路设计流程的设计项目管理方法，其特征在于，步骤2中：

设定设计项目的进度计划包括设定开始时间、结束时间、持续时间和时间容限；

设定人力资源分配包括设定人名、角色、可用时间比和自动联系方式；

设定软件工具配置包括设定版本、自动预约命令、自动取消命令、自动延期命令和自动结束命令。

5.如权利要求1所述的基于集成电路设计流程的设计项目管理方法，其特征在于，步骤3包括：

步骤31，根据设计项目的层次化信息为各子单元的设计项目展开设计流程；

步骤32，根据子单元的设计规模按预设的规则自动估算出设计进度计划；

步骤33，根据底层设计项目的进度计划、人力资源分配和软件配置预定工具；

其中底层设计项目的进度计划、人力资源分配和软件配置由管理人员手工设定。

6.如权利要求1所述的基于集成电路设计流程的设计项目管理方法，其特征在于，步骤4包括：

步骤41，根据流程点之间的关系检查流程点之间的时间设置冲突； 

步骤42，根据预置的规则检查各流程点的进度计划合理性；

步骤43，根据预置的规则检查流程点的人力资源合理性；

步骤44，对层次化设计项目检查不同子项目之间的人力资源安排上的冲突；

步骤45，对层次化设计中有依赖关系的设计单元根据流程点之间的数据依赖关系检查不同设计单元是否有潜在的进度问题。

7.如权利要求1所述的基于集成电路设计流程的设计项目管理方法，其特征在于，步骤5包括：

步骤51，主监控程序轮询流程点的进度计划、人力资源和软件工具设置，根据预定的时间提前通知相关的设计人员工作流程点的开始的时间、持续时间、输入数据和设计要求；

步骤52，根据预定的时间提前自动预定流程点对应的设计工具； 

步骤53，在设计人力资源减少的情况下向设计工具管理程序发出信息，自动撤销部分工具授权数的预定；

步骤54，在多数前流程点实际使用时间超过进度计划时间的情况下自动延长工具使用时间；

步骤55，在前流程点进展延后的情况下自动推迟工具的使用时间；

步骤56，自动在工具使用结束时自动设计工具管理程序发出信息，从工具使用注册表中退出工具使用登记。

8.如权利要求2所述的基于集成电路设计流程的设计项目管理方法，其特征在于，步骤6包括：

步骤61，流程点结束时根据可用时间自动调整子项目后续流程点的时间窗口；

步骤62，流程点结束时若该子项目的流程点为全部通流程点中最后一个结束的流程点，则自动调整父项目后续流程点的时间窗口；

步骤63，同一子项目具体流程点的时间窗口在设计迭代的不同阶段可变，根据设计流程内流程点重复执行的次数和实际性能与目标性能之间的距离并根据经验参数自动缩短具体流程点的时间窗口，并相应地调整后续流程点的时间窗口；

步骤64，依据类似设计单元之间的可比性，根据子单元的规模自动按经验参数比例调整流程点的时间窗口。