[发明专利]制造具有改进抬升的半导体封装的方法

说明书

技术领域

本发明涉及半导体封装，更具体地涉及制造具有改进抬升(standoff)的半导体封装的方法。

背景技术

半导体管芯包括形成在硅中的集成电路，所述集成电路通常在与其他电子器件或电路连接之前被封装。这样的封装通常必需将管芯附着于引线框架或衬底，然后使用制模化合物将管芯和电气连接进行密封。有多种类型的可用封装，一些具有延伸出制模化合物侧面的引线，并且其它具有在封装底表面上的焊点或传导球的阵列。

期望降低半导体封装的尺寸和外形。薄器件被称为低外形封装。一种已知的低外形封装被称为QFN(方形扁平无引线)。在QFN型封装中，在封装的侧表面和/或底表面处封装引线是暴露的，并且引线通常与制模化合物齐平。因而，由于其低的抬升高度，将QFN器件附着到衬底或印刷电路板(PCB)是困难的。抬升高度指的是PCB与半导体器件之间的距离。

图1示出了一种附着于PCB 12的常规QFN器件10。可以利用回流焊接工艺将QFN器件10附着到PCB 12。在回流焊接时，QFN器件10通过焊膏附着到PCB 12，并且然后诸如通过用于熔融焊料的回流炉进行加热，从而将器件10和PCB 12连接，更具体地，在焊接接点16处，将器件10暴露引线14与PCB 12上的对应连接点相连接。从图1明显看出，器件10与PCB 12之间具有非常低的抬升高度。低的抬升高度可以增加由管芯和PCB的热膨胀系数(CTE)之间的差所引起的焊接接点16处的应力水平，这意味着焊接接点16中的一些可能非常弱。另外，低的抬升高度使得更加难于在器件10与PCB 12之间插入底部填充材料(未示出)，因为许多底部填充材料阻止在具有低抬升高度的衬底和器件之间的流动。

一种用于增加抬升高度以实现将更牢固的焊接接点的方法是将焊球附着于器件底面上的暴露引线，例如球栅阵列(BGA)。然而，必需形成BGA就增加了封装工艺的时间和耗费。而且，在将器件焊接到PCB之前，由于误操作，焊球有时会被移位(dislodge)。因而，在不增加生产成本的情况下增加QFN或类似类型封装的抬升高度是有利的。

附图说明

本发明通过示例阐明，并且不限于附图，其中相同附图标记表示类似的元素。附图中的元素是为了清楚简要而示出的，并且不需要按比例绘出。

图1为附着于衬底或印刷电路板的常规QFN器件的放大侧视图；

图2为附着于PCB的根据本发明方法组装的QFN器件的放大侧视图；

图3为根据本发明实施例组装QFN器件时的步骤的图解；

图4为根据图3所示的步骤组装的QFN器件的底视平面图。

图5A和5B分别为沿着图4中的A-A和B-B线的模具剖视图。

图5C为根据本发明实施例，附着于并电连接到模具内部的衬底的半导体管芯的示意图。

具体实施方式

本发明涉及一种组装电子器件的全面工艺，其具有改进的抬升高度，使得器件与衬底或PCB之间的焊接接点(电气连接)牢固和可靠。由于一些步骤和材料是公知的，随后不再对其进行详细描述，以便不模糊或偏离本发明的教导。例如，此处所描述的半导体管芯可以是任何的半导体材料或材料的组合，例如砷化镓、硅锗、绝缘体上硅(SOI)、硅、单晶硅等及上述材料的组合。

另外，在说明书和权利要求中的术语“前部”，“后部”，“顶部”，“底部”，“在......上面”，“在......下面”等，如果有的话，用于描述的目的，不必描述不变的相对位置。可以理解，所使用的术语在适当的情况下是可以互换的，使得此处所描述的发明实施例在除了那些在此处被描述或者另外示出的方位中能够实施。此外，除非另有规定，诸如“第一”和“第二”的术语被用来任何地区分上述术语所描述的元素。因而，这些术语不必用来指示这些元素的时间或其他优先次序。

此外，使用“一”限定的术语可以定义为一个或多于一个。而且，在权利要求中使用诸如“至少一个”和“一个或多个”的引用短语不应解释为暗示被不定冠词“一”引用的另一权利要求要素将仅包含一个这样的元素的发明的引用权利要求元素的任何特定的权利要求限制为包含仅一个这样元素的发明，即便当相同的权利要求包括引用冠词“一个或多个”或者“至少一个”和不定冠词“一”或“一个”时。对定冠词的用法是一样的。

在一个实施例中，本发明提供了一种用于封装半导体管芯的方法，包括以下步骤：

将管芯的第一侧附着于引线框架标记物的第一侧，并且将带附着于引线框架的第二侧；

利用导线将与管芯的第一侧相对的管芯的第二侧上的接合焊盘电连接到引线框架的引线；