[发明专利]一种半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体制造技术，尤其涉及一种半导体结构及其制造方法。

背景技术

现代集成电路制造中的普遍趋势是生产尺寸越来越小的半导体器件，例如存储单元。

虽然制造纳米尺度的晶体管允许将更多的晶体管集成在单个晶片上，从而能够在更小的区域中形成更大的电路系统，然而晶体管尺寸的不断缩小导致沟道长度的减小，从而引起愈发严重的短沟道效应(SCE)。

超薄绝缘体上硅(UTSOI)是用于抑制短沟道效应的一种典型技术。如图1所示，在绝缘体上硅结构100中，硅衬底101和顶层硅103之间有一层作为绝缘层的二氧化硅102，称为埋氧层(BOX)。采用超薄绝缘体上硅的器件所提供的超薄硅沟道限制了源区和漏区的深度，提高了栅对沟道的控制能力，抑制了短沟道效应。

目前一般利用晶片键合技术制作超薄绝缘体上硅。通过晶片键合技术制造超薄绝缘体上硅对工艺要求很高，在晶片键合中容易造成接触面上的晶格缺陷，从而导致良品率低。此外，由于超薄硅层的制造很难控制厚度，因此，位于埋氧层上的顶层硅103的均匀性较差。

发明内容

因此，希望提供一种半导体结构及其制作方法，其具有与超薄绝缘体上硅类似的抑制短沟道效应的功能，并且性能更加稳定，且更加易于制造。

根据本发明的一个方面，提供了一种半导体结构，包括：硅衬底；形成于所述硅衬底上的宽带隙半导体层；以及形成于所述宽带隙半导体层上的硅层。

根据本发明的另一方面，提供了一种制造半导体结构的方法，包括：在硅衬底上生长宽带隙半导体层；和在所述宽带隙半导体层上生长硅层。

在上述方案的基础上，优选地，其中所述宽带隙半导体层可以由以下任一种或多种的组合形成：GaP、GaAs、AlAs。

优选地，其中所述所述宽带隙半导体层包括至少一层，其中所述宽带隙半导体层的厚度是5～50nm。

优选地，其中所述硅层的厚度是5～20nm。

所述宽带隙半导体层由宽带隙半导体材料形成，所述宽带隙半导体材料的带隙宽度大于1.5ev。并且，宽带隙半导体材料的晶格常数与Si的晶格常数的差值小于等于2％。

通过本发明实施例所采用的技术方案，解决了超薄绝缘体上硅制造要求高且良品率低的问题，并且采用本发明实施例制造的半导体器件，能够很好的抑制器件的短沟道效应，提高电学性能和物理性能。

附图说明

参考附图，以示例而非限制的方式来描述实施例，附图中相似的附图标记表示相应的或类似的元件，其中：

图1是现有技术的绝缘体上硅的结构示意图；

图2是根据本发明实施例的半导体结构的示意图；

图3是常用半导体材料的带隙与晶格常数之间的关系；

图4是根据本发明实施例的半导体结构的制造方法流程图。

具体实施方式

本发明的实施例提供的半导体结构及其制作方法，其形成的半导体结构解决了超薄绝缘体上硅工艺要求高且良品率低的问题，并且较好地抑制了短沟道效应。

图2示出了根据本发明实施例的一种半导体结构200的结构示意图。如图2所示，该半导体结构200包括硅衬底201、形成于硅衬底上的一层或多层宽带隙半导体层202，以及形成于一层或多层宽带隙半导体层202上的硅层203。其中，一层或多层宽带隙半导体层202的厚度优选为5～50nm，硅层203的厚度优选为5～20nm。顶部硅层203也可以称为顶层硅。

图3示出了常用半导体材料的带隙与晶格常数之间的关系。硅的晶格常数为带隙为1.1eV，因此选择与硅的晶格常数接近，并且带隙宽度大于硅的材料来形成宽带隙半导体层202，例如GaP、GaAs、AlAs等，或它们的组合物。在本发明的实施例中，采用GaP形成中间的宽带隙半导体层。GaP的晶格常数与Si非常接近，并且具有很高的带隙宽度。通常我们认为带隙宽度超过1.5ev的半导体材料为宽带隙半导体材料。此外优选地，宽带隙半导体材料的晶格常数与Si的晶格常数的差值不大于2％。例如，Si的晶格常数为因此我们选择的宽带隙半导体材料晶格常数最好在之间，能够较好地避免在外延生长中引起的晶格缺陷。具体地选择晶格常数为多大的半导体材料，还与需要形成的宽带隙半导体层以及顶层硅的厚度有关，通常如果宽带隙半导体材料的晶格常数与Si的差值较大，则宽带隙半导体层以及顶层硅不宜过厚，以免引起晶格缺陷。