[发明专利]时钟信号保护的装置、方法及时钟检测补偿电路

权利要求书

1.一种时钟信号保护的装置，其特征在于，包括：

输入时钟检测模块，用于检测输入时钟，并依据检测结果产生时钟选择信号；

输出时钟选择模块，用于依据所述时钟选择信号确定中间输出时钟；

输出时钟检测模块，用于检测所述中间输出时钟是否正常；

时钟补偿输出模块，用于在检测到中间输出时钟出现异常时，修复所述中间输出时钟并进行输出；以及，在检测到中间输出时钟恢复正常并满足预设时钟周期时，切换至该中间输出时钟进行输出。

2.如权利要求1所述的装置，其特征在于，所述输出时钟检测模块包括：

数组写入子模块，用于依据高频参考时钟将所述中间输出时钟的信号数据连续写入数组中；

数据解析子模块，用于判断当前写入的数组值是否符合正常值，若是，则判定所述中间输出时钟正常；若否，则判定所述中间输出时钟异常。

3.如权利要求2所述的装置，其特征在于，所述数组写入子模块包括D触发器组件及数组逻辑电路，其中，所述数组逻辑电路中包括多个存储单元，所述存储单元的长度由当前中间输出时钟和高频参考时钟确定；所述D触发器组件中D触发器的个数依据所述存储单元的长度相应设置，D触发器的数据端连接中间输出时钟信号，输出端连接至下一个D触发器的数据端和数组逻辑电路中对应的存储单元，时钟端连接高频参考时钟信号；所述数据解析子模块为一比较电路；

所述中间输出时钟的信号数据通过高频参考时钟被连续移位，写入至数组逻辑电路对应的存储单元中，生成相应的数组值。

4.如权利要求1、2或3所述的装置，其特征在于，所述时钟补偿输出模块包括：

本地时钟切换子模块，用于在当前时钟周期检测到中间输出时钟出现异常时，在下一个时钟周期采用本地参考时钟修补或替换所述中间输出时钟后进行输出；

时钟恢复处理子模块，用于在检测到中间输出时钟恢复正常并满足至少三个时钟周期时，切换至所述恢复正常的中间输出时钟进行输出。

5.如权利要求1所述的装置，其特征在于，还包括：

故障统计模块，用于统计所述输入时钟无效的检测结果和/或所述中间输出时钟异常的检测结果。

6.如权利要求1所述的装置，其特征在于，所述输入时钟具有多路，所述输入时钟检测模块包括：

统计子模块，用于依据本地参考时钟统计一定时间内输入时钟的个数，若所述输入时钟的个数在预置范围内，则触发正常输出子模块；否则，触发异常输出子模块；

正常输出子模块，用于输出输入时钟有效的检测结果，并产生第一时钟选择信号，所述第一时钟选择信号为选择该路输入时钟输出的信号；

异常输出子模块，用于输出输入时钟无效的检测结果，阻断该路输入时钟，并产生第二时钟选择信号，所述第二时钟选择信号为切换至有效输入时钟的信号。

7.如权利要求3所述的装置，其特征在于，所述数组逻辑电路为一种复杂可编程逻辑器件CPLD或一种现场可编程门阵列FPGA。

8.一种时钟信号保护的方法，其特征在于，包括：

检测输入时钟，并依据检测结果产生时钟选择信号；

依据所述时钟选择信号确定中间输出时钟；

检测所述中间输出时钟是否正常，若检测到中间输出时钟出现异常，则修复所述中间输出时钟并进行输出；若检测到中间输出时钟恢复正常并满足预设时钟周期，则切换至该中间输出时钟进行输出。

9.如权利要求8所述的方法，其特征在于，所述检测中间输出时钟是否正常的步骤包括：

依据高频参考时钟将所述中间输出时钟的信号数据连续写入数组中；

判断当前写入的数组值是否符合正常值，若是，则判定所述中间输出时钟正常；若否，则判定所述中间输出时钟异常。

10.如权利要求8或9所述的方法，其特征在于，所述检测到中间输出时钟出现异常时修复中间输出时钟并进行输出的步骤为：

在当前时钟周期检测到中间输出时钟出现异常时，在下一个时钟周期采用本地参考时钟修补或替换所述中间输出时钟后进行输出；

所述检测到中间输出时钟恢复正常并满足预设时钟周期时切换至该中间输出时钟进行输出的步骤为：

在检测到中间输出时钟恢复正常并满足至少三个时钟周期时，切换至所述恢复正常的中间输出时钟进行输出。