[发明专利]移位暂存器

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种移位暂存器。

背景技术

现有技术中将移位暂存器制作在基板，例如玻璃基板上，所采用的工艺 主要为非晶硅工艺技术。由于非晶硅材质的载流子迁移率低，因此需要设计 较大尺寸的薄膜晶体管，才能有效驱动显示面板的扫描线。然而，尺寸越大 的薄膜晶体管所占据面板的空间也越大，很难设计在在窄边框或是电路空间 有限的显示面板产品上；而且所产生的寄生电容效应也越大，造成时钟脉冲 信号线上的功率消耗也大幅上升。因此将移位暂存器制作在基板上，虽然可 以节省栅极驱动电路的成本，如果薄膜晶体管的尺寸大小和功率消耗问题没 有获得改善，此项技术的应用层面也会有所限制。

因此，若能将高载流子迁移率的半导体材质应用在移位暂存器的设计 上，则能有效缩小薄膜晶体管的设计尺寸和降低功率消耗。高载流子迁移率 的半导体材质虽然有较大的导通电流，但往往也伴随较大的关闭电流。以近 期开发的半导体材质铟镓锌氧化物(IGZO)为例，IGZO的载流子迁移率约在5 伏特每米秒(V/m·s)，但制作出来的薄膜晶体管的临界电压约在-5V。因此， 若将IGZO应用于现有技术所提出的移位暂存器电路结构，会造成大量的漏 电流，导致移位暂存器失效。

发明内容

本发明的目的就是在提供一种移位暂存器，以克服现有技术存在的技术 缺陷。

因此，本发明一实施例提出的一种移位暂存器，其包括多个晶体管，接 受启始脉冲信号、第一时钟脉冲信号以及第二时钟脉冲信号的控制以产生栅 极驱动信号；其中第一时钟脉冲信号与第二时钟脉冲信号互为反相，且第一 时钟脉冲信号的低电平与第二时钟脉冲信号的低电平相异。另外，各个晶体 管均为负临界电压晶体管；且每一晶体管处于截止状态时，此晶体管的栅极 的电位小于此晶体管的源/漏极的电位。

在本发明的一实施例中，上述的多个晶体管包括第一晶体管、第二晶体 管及第三晶体管；第一晶体管的栅极因电性耦接关系而接收第一时钟脉冲信 号且通过耦合电容与第一晶体管的漏/源极电性相接，第一晶体管的源/漏极 电性耦接至电源电压，且此电源电压的电平高于第一时钟脉冲信号的低电平 且低于第二时钟脉冲信号的低电平；第二晶体管的栅极因电性耦接关系而接 收第一时钟脉冲信号，第二晶体管的源/漏极电性耦接至第一晶体管的漏/源 极，且第二晶体管的漏/源极因电性耦接关系而接收启始脉冲信号；第三晶体 管的栅极电性耦接至第一晶体管的漏/源极，第三晶体管的源/漏极用以输出 栅极驱动信号，且第三晶体管的漏/源极因电性耦接关系而接收第二时钟脉冲 信号。

在本发明的一实施例中，上述的第三晶体管的源/漏极进一步通过另一耦 合电容电性耦接至第三晶体管的栅极。

在本发明的一实施例中，上述的多个晶体管还包括第四晶体管，其中第 四晶体管的栅极电性耦接至第一晶体管的漏/源极，第四晶体管的源/漏极用 以输出另一启始脉冲信号，且该第四晶体管的漏/源极电性耦接至第三晶体管 的漏/源极或源/漏极。

在本发明的一实施例中，上述的多个晶体管还包括第五晶体管，其中第 五晶体管的栅极因电性耦接关系而接收第一时钟脉冲信号，第五晶体管的源 /漏极因电性耦接关系而接收第二电源电压且此第二电源电压的电平等于第 二时钟脉冲信号的低电平，第五晶体管的漏/源极电性耦接至第三晶体管的源 /漏极。

本发明再一实施例提出的一种移位暂存器，其包括控制电路以及输出电 路；其中控制电路因电性耦接关系而接收启始脉冲信号、第一时钟脉冲信号 以及电源电压且依据启始脉冲信号及第一时钟脉冲信号产生使能信号，第一 时钟脉冲信号的低电平低于电源电压的电平；输出电路接受使能信号的控制 并依据第二时钟脉冲信号产生栅极驱动信号，第二时钟脉冲信号与第一时钟 脉冲信号互为反相且第二时钟脉冲信号的低电平高于电源电压的电平。

在本发明的一实施例中，上述的控制电路包括第一控制晶体管及第二控 制晶体管；其中，第一控制晶体管的栅极用以接收第一时钟脉冲信号，第一 控制晶体管的源/漏极电性耦接至电源电压，第一控制晶体管的漏/源极通过 耦合电容与第一控制晶体管的栅极电性相接；第二控制晶体管的栅极电性耦 接至第一控制晶体管的栅极，第二控制晶体管的源/漏极电性耦接至第一控制 晶体管的漏/源极且用以输出使能信号，第二控制晶体管的漏/源极用以接收 启始脉冲信号。