[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体来说，涉及一种能够增强沟道应力的半导体器件及其制造方法。

背景技术

随着半导体技术的不断发展，集成电路集成化程度越来越高，器件的尺寸也不断减小。然而器件尺寸的不断减小导致器件的性能也受到很大的影响。

能够在场效应晶体管中保持适当性能的一个重要因素是载流子迁移率，载流子迁移率会影响能够在半导体器件沟道中流动的电流或电荷量。90nm节点的CMOS(互补型金属氧化物半导体晶体管)技术之后，应力技术开始应用以增强载流子的迁移率从而提高器件的驱动电流。例如MOSFET(金属氧化物半导体场效应管)，可以通过在源/漏之间的沟道上施加应力来改善载流子的迁移率，从而改善集成电路的性能。具体地，对于nMOSFET，沟道中的载流子是电子，沟道两端的拉应力能够增加电子的迁移率；对于pMOSFET，沟道中的载流子是空穴，沟道两端的压应力能够增加空穴的迁移率。

随着集成电路集成度的进一步提高，工业界对半导体器件制造中应力应用的要求也进一步提高了。

发明内容

为了能够进一步提高半导体器件沟道中的应力，根据本发明的一个方面，提出了一种半导体器件，包括：半导体衬底；栅极区，位于半导体衬底上方；源/漏区，位于栅极区两侧，由应力材料形成；其中，栅极区与半导体衬底之间包括应力集中区，应力集中区包括上面的SOI(Silicon OnInsulator，绝缘体上硅)层和下面的应力释放层，SOI层与上方的栅极区相邻，应力释放层与下方的半导体衬底相邻。

优选地，SOI层与应力释放层之间还包括氧化物层；应力释放层与所述半导体衬底之间还包括氧化物层。优选地，应力释放层的玻璃软化温度低于1100℃。

如果半导体器件为nMOSFET，则形成源/漏的材料为拉应力材料，例如Si:C，优选C含量为0.2％～2％；如果半导体器件为pMOSFET，则形成源/漏的材料为压应力材料，例如SiGe，优选Ge含量为15％～60％。

优选地，应力释放层的横向宽度小于所述SOI层以在应力释放层两侧形成底切，并且应力释放层经过900～1100℃的退火软化。优选地，在应力释放层两侧还有侧墙，该侧墙由单晶或多晶SiGe形成，其中SiGe中Ge含量为5％～20％。源/漏可以通过形成侧墙的SiGe外延生长得到。

根据本发明的另一方面，提出了一种半导体器件的制造方法，包括以下步骤：提供半导体衬底；在半导体衬底上形成应力集中区和栅极区，其中应力集中区包括：上下形成的SOI层和应力释放层，SOI层与栅极区上下相邻，应力释放层的玻璃软化温度低于1100℃，并与下方的半导体衬底相邻；在栅极区的两侧采用应力材料形成源/漏区。

优选地，形成应力集中区和栅极区的步骤为：在半导体衬底上淀积应力释放层，在应力释放层上形成SOI层，在SOI层上形成栅极区以及栅极区两侧的第一侧墙；以第一侧墙为界向下刻蚀，形成包括SOI层和应力释放层的应力集中区；为了进一步优化器件性能，还可以进一步侧向刻蚀应力释放层，以使应力释放层与上下相邻的层之间形成底切。

优选地，在半导体衬底上淀积应力释放层之前和之后，还可以在半导体衬底上淀积氧化层，以阻挡应力释放层中的原子扩散到半导体衬底以及SOI区中。

此外，在形成所述应力集中区之后还优选在应力释放层的两侧形成第二侧墙。形成第二侧墙的具体步骤可以包括：淀积一层非晶态SiGe层；对非晶态SiGe层退火形成单晶或多晶SiGe层；刻蚀该SiGe层以在应力释放层的两侧形成第二侧墙。

可以以上面第二侧墙的SiGe为源，在栅极区的两侧外延生长源/漏区。如果要制造nMOSFET，则外延生长拉应力材料，例如Si:C；如果要制造pMOSFET，则外延生长压应力材料，例如SiGe，以形成源/漏区。形成源/漏区后，优选对半导体器件进行900～1100℃退火，以将应力释放层进行软化，并使得源/漏区的应力材料能够向SOI区中的沟道施加拉力或压力。

优选地，应力释放层的玻璃软化温度低于1100℃，可以由硼磷硅玻璃和/或磷硅玻璃形成。

根据本发明的实施例，由于应力释放层在高温下被软化，源/漏区的应力材料能够向SOI沟道区施加拉力或压力，因而能够提高沟道中载流子的迁移率，改善器件性能。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：