[发明专利]半导体器件及其形成方法有效
| 申请号： | 201010159895.5 | 申请日： | 2010-04-27 |
| 公开（公告）号： | CN102237277A | 公开（公告）日： | 2011-11-09 |
| 发明（设计）人： | 尹海洲;朱慧珑;骆志炯 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/423;H01L29/10 |
| 代理公司： | 北京市立方律师事务所 11330 | 代理人： | 张磊 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 形成 方法 | ||
1.一种制造半导体器件的方法，所述方法包括：
a)提供衬底；
b)在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和漏极区之间的伪栅堆叠、在所述伪栅堆叠侧壁形成的侧墙以及覆盖所述源极区和漏极区的层间介电层；
c)去除所述伪栅堆叠以形成开口；
d)从所述开口对衬底进行蚀刻，以在衬底中形成沟槽；
e)在所述沟槽中生成外延层，以形成掺杂阱；以及
f)在所述开口中形成栅极介质层和金属栅极。
2.根据权利要求1所述的方法，其中，在步骤d中所述衬底的蚀刻深度为15-50nm。
3.根据权利要求1或2所述的方法，其中，所述步骤e包括：
利用原位掺杂在所述沟槽的下部形成重掺杂硅层；以及
利用原位掺杂在所述沟槽的上部形成轻掺杂硅层，以填充所述沟槽。
4.根据权利要求3所述的方法，其中，形成所述重掺杂硅层的掺杂剂量为1e18-1e19。
5.根据权利要求4所述的方法，其中，形成所述轻掺杂硅层的掺杂剂量小于5e17。
6.根据权利要求4所述的方法，其中所述重掺杂硅层的厚度范围为10-30nm。
7.根据权利要求4所述的方法，其中所述轻掺杂硅层的厚度范围为5-20nm。
8.一种半导体器件，包括：衬底、位于衬底上的源极区、漏极区、位于衬底上且在所述源极区和所述漏极区之间的栅堆叠、位于栅堆叠侧壁的侧墙和覆盖所述源极区和漏极区的层间介电层、以及位于栅堆叠下方的衬底中的外延层，其中所述栅堆叠包括金属栅极和覆盖所述侧墙内壁和所述外延层的栅极介质层。
9.根据权利要求8所述的半导体器件，其中所述外延层用来形成掺杂阱。
10.根据权利要求9所述的半导体器件，其中所述栅极介质层和所述金属栅极是在形成所述外延层之后形成的。
11.根据权利要求10所述的半导体器件，其中所述掺杂阱包括利用原位掺杂形成在衬底的下方的重掺杂硅层和轻掺杂硅层，所述重掺杂硅层位于所述轻掺杂硅层的下方。
12.根据权利要求11所述的半导体器件，其中，所述重掺杂硅层的掺杂剂量为1e18-1e19。
13.根据权利要求11所述的半导体器件，其中，所述轻掺杂硅层的掺杂剂量小于5e17。
14.根据权利要求11所述的半导体器件，其中所述重掺杂硅层的厚度范围为10-30nm。
15.根据权利要求11中所述半导体器件，其中所述轻掺杂硅层的厚度范围为5-20nm。
16.根据权利要求11所述的半导体器件，其中，所述外延层的深度为15-50nm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010159895.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
