[发明专利]具有可重构低功耗数据交织网络的数字信号处理器

说明书

技术领域

本发明涉及数字信号处理器与微处理器技术领域，特别是指一种具有可重构低功耗数据交织网络的数字信号处理器。

背景技术

随着计算机和信息学科的飞速发展，数字信号处理(DSP)技术应运而生并迅速发展。在如今数字化的时代，包括通信、消费电子领域的所有应用产品，特别是实时性、便携式的电子产品，都需要高性能、低功耗的数字信号处理器进行各种各样的数字信号处理。

传统的标量数字信号处理器无法充分发挥数字信号处理算法中存在的大量并行性的优势，随着集成电路技术的飞速发展，同一芯片内部可以集成越来越多的晶体管，因此允许我们使用向量及多核技术充分挖据数字信号处理中的并行性，向量处理技术在数字信号处理器中的应用越来越广泛。

在以向量处理为基础的处理器微体系结构设计中，为了充分发挥向量运算单元的优势，需要对数据传输进行有效的管理，对于存在大量数据交织的数字信号处理算法，传统的数据传输管理技术具有局限性，主要体现在：

1)、效率低。传统数据传送基于单一地址传送，不适合于数据非连续传输，对于算法中数据以交织方式进行传送的效率低下，并行度低，无法给运算单元及时供给操作数及回存结果。

2)、功耗大。传统方式数据需要频繁的在运算单元及存储器之间传送，消耗大量的能量，从而致使功耗上升，不利于芯片工作稳定性。大量的电能开销不仅限制了产品在便携式嵌入式领域中的应用，即使在大规模超级计算平台中也会引起维护成本增大、系统稳定性下降等一系列问题。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种具有可重构低功耗数据交织网络的数字信号处理器，以克服传统数据传输管理技术局限性，提高数据传送的效率，降低功耗，满足不同宽度数据交织的需求。

(二)技术方案

为达到上述目的，本发明提供了一种具有可重构低功耗数据交织网络的数字信号处理器，该数字信号处理器包括一个N路并行向量运算单元10、一个N路并行向量寄存器堆20、一个N路并行向量存储器40和一个N路可重构并行数据交织网络30，其中：

N路并行向量运算单元10用于对N路并行向量寄存器堆20输入的数据进行运算处理，产生运算结果，并将该运算结果输出给N路并行向量寄存器堆20；

N路并行向量寄存器堆20用于临时存放N路并行向量运算单元10中运算部件所使用的操作数以及运算结果；

N路并行向量存储器40用于存放大量的输入数据以及N路并行向量运算单元10中运算部件的运算结果；

N路可重构并行数据交织网络30用于连接N路并行向量运算单元10、N路并行向量寄存器堆20和N路并行向量存储器40，并管理其中的数据传输。

上述方案中，所述N路并行向量运算单元10中每一路并行向量运算单元均包含多个运算部件，该运算部件用于对N路并行向量寄存器堆20输入的操作数进行运算处理，并保存产生的运算结果。

上述方案中，所述N路可重构并行数据交织网络30包括交织通路301和交织控制器302，其中：

交织通路301用于对输入数据进行交织并送到输出；

交织控制器302用于向交织通路301发送控制信号，控制交织通路数据来源的选择以及数据交织模式。

上述方案中，所述交织通路301由N组N选1选通器组成，每个N选1选通器的输入信号包括数据信号和控制信号两部分。

上述方案中，所述N选1选通器的数据信号来源于N路并行向量寄存器堆20的输出、N路并行向量运算单元10的运算结果或N路并行向量存储器40的输出，该数据信号的去向是N路并行向量寄存器堆20的输入、N路并行向量运算单元10的运算操作数或N路并行向量存储器40的输入。

上述方案中，所述N选1选通器的控制信号来源于所述交织控制器302，以控制输入数据到输出数据的选通。

上述方案中，所述交织控制器302所控制的交织通路数据来源的选择，由各总线申请信号决定，获得总线申请授权的部件将作为数据来源；所述交织控制器302所控制的数据交织模式，由N路并行向量运算单元10、N路并行向量寄存器堆20或N路并行向量存储器40发送过来的地址高位段号决定，地址的低位送往N路并行向量存储器40作为偏移量。