[发明专利]一种实时监测晶体管温度的热表征方法及结构

说明书

技术领域

本发明属于表征晶体管热效应的技术领域，具体涉及一种实时监测晶体管温度的热表征方法。

背景技术

随着半导体器件特征尺寸的缩小，器件的集成密度和开关速度的不断提高导致芯片功耗密度迅速增加。尤其当器件尺寸进入纳米尺度(＜100nm)时，静态功耗开始变得明显，而由于温度的升高会导致器件泄漏电流的增加，使得芯片总功耗得到进一步增加。同时，新材料和新器件结构的引入，如采用SOI材料和应力硅材料以及FinFET和纳米线晶体管等新器件结构来优化小尺寸器件的电学特性，使得器件产生的热量不能及时耗散，从而芯片的热效应更加严重。如2006年芯片的功耗密度已经达到了100W/cm²，并预计在几年里达到200W/cm²。

热效应不仅会引起器件、电路乃至系统性能的退化，还会导致严重的可靠性问题。对于半导体器件来说，自热效应使得器件沟道载流子迁移率降低、阈值电压变大、饱和速度减小，进而导致电流的退化。此外，聚集在沟道尤其是漏端的高温会导致时间相关介质击穿、热载流子效应以及负(正)偏置温度不稳定性等效应更加明显。电流的减小以及连线电阻随温度的变大导致连线延迟的增长，高温还会引起Al连线发生电迁移。对于电路来说，模拟电路的受到热效应的影响要大于数字电路，譬如热耦合会引起电流镜的失配等。而高性能集成电路上的热分布则可能导致时序错误和模块功能的失效。

对于热效应来说，温度测量是主要表征手段之一。平时常用的温度传感器主要有热电偶、热敏电阻和二极管温度传感器这几种。随着器件尺寸的缩小，芯片功率密度越来越高，尤其对于亚微米乃至纳米尺度范围来说，器件自热效应越来越严重，芯片上热点的出现以及热分布也越来越明显，单纯将温度传感器整合在芯片上已经不能满足准确表征芯片性能的需要。因此，将温度测试结构与器件结合在一起来测量单个器件的温度变得愈加重要。在实际应用中，测量单个器件温度最常用的是利用多晶硅栅电阻、器件沟道亚阈区电流或亚阈摆幅以及P-N结的方法。对于多晶硅栅电阻测温度的方法来说，由于多晶硅栅不仅包括沟道上方的部分，还包括多晶硅栅引出用于打孔连接金属互联的部分。而沟道上方多晶硅的温度(可以近似看成器件的温度)要高于引出端的温度，也就是多晶硅上存在着温度梯度。所以测多晶硅电阻的方法得到的是多晶硅栅上的平均温度，低估了器件的实际温度。随着器件尺寸的减小，沟道上方多晶硅栅所占比例进一步减小，测量误差将进一步变大。对于用沟道亚阈区电流或亚 阈摆幅的方法来说，只要测试时间(即栅电压扫描时间)够短，可以比较准确地测量器件温度，但是这种方法必须打断器件的工作状态，影响电路的正常工作，无法实时测量器件的温度。Muth等人提出了用漏-体或源-体P-N结电流对数与正向偏置电压的关系来表征器件温度，但是这种计算会引来测量噪声并且与器件源漏的工艺相关。此外，对于SOI材料，这种方法并不适用。

发明内容

本发明的目的是提供一种可实时监测晶体管温度的热表征方法及结构。

本发明的技术方案如下：

一种实时监测晶体管的热表征方法，其特征是，在晶体管的栅上设有一材料层，该材料层与晶体管栅形成P-N结，利用上述P-N结的IV特性测得晶体管器件的温度。具体为，在材料层上施加一偏置电压，使材料层和栅形成的PN结正偏，测试PN结电流，从而得到对应的器件温度。同时，在不测量温度时，在材料层上施加一偏置电压，使上述PN结反偏，减小功耗。

一种用于热表征的结构，其特征在于，由晶体管的栅和晶体管栅上材料层构成，该材料层与晶体管的栅形成P-N结。

若材料层和晶体管栅同为多晶硅，通过多晶硅材料层注入的杂质与多晶硅栅杂质不同，构成P-N结。

同时，将上述多晶硅材料层进行刻蚀，形成一与P-N结相连的加热结构；对多晶硅材料层施加一定电压时将产生焦耳热，该热量通过PN结传递到器件中，从而实现晶体管的加热。对PN结附近的多晶硅材料层掺杂，其它区域不掺杂，使得用于加热的多晶硅电阻尽量大。

本发明具体创新之处将单个器件与温度灵敏器结合、且由于采用叠式结构，不改变器件面积，除此，可通过改进局部工艺，实现晶体管局部加热。