[发明专利]模拟数字转换器的测试系统与测试方法

说明书

技术领域

本发明涉及一种模拟数字转换器的测试系统与方法，尤其涉及一种在N位元数字模拟转换器至M位元模拟数字转换器的回绕测试架构下采用分段测试的测试系统与方法。

背景技术

各种信号电路是现代集成电路中常见的构筑方块。譬如说，模拟数字转换器(ADC，Analog-to-Digital Converter)与数字模拟转换器(DAC，Digital-to-Analog Converter)等在数字信号与模拟信号间进行转换的信号电路就常被整合于同一芯片/集成电路中，其用途涵盖：模拟音像信号和/或模拟感测信号的提取与数字化，以及数字信号的模拟音像输出和/或模拟驱动输出等等。

发明内容

由于模拟数字转换器已成为现代集成电路中普遍使用的构筑方块，如何测试其功能也成为一个重要的课题。

在一种实施例中，是以一数字模拟转换器搭配待测试的模拟数字转换器来建构出一种回绕(loopback)测试架构。数字模拟转换器将测试数码(testcode)的数字输入转换为模拟的测试信号，而待测试的模拟数字转换器则将此模拟测试信号转换为对应的数字输出。根据测试数码数字输入分析比对模拟数字转换器的数字输出，就可了解模拟数字转换器的功能表现。

不过，在数字模拟转换器输出的峰值范围与模拟数字转换器的额定输入相等的情形下实际实行上述实施例时，数字模拟转换器的解析度必须优于待测试的模拟数字转换器。也就是说，在此种实施例中，若数字模拟转换器为一N位元的数字模拟转换器(可将N位元的数字输入转换为模拟输出)，且模拟数字转换器为一M位元的模拟数字转换器(可将模拟输入转换为M位元数字输出)，则N必须大于M才能明确地真实反应测试结果。在以此种实施例进行测试时，即使模拟数字转换器的功能正常，但若N等于M或甚至小于M，数字输入中某些数值相邻的测试数码就可能在回绕架构中被分别对应到数值不相邻的数字输出；而这种情形的发生会被错误地解读为模拟数字转换器的数码遗失(missing code)。因此，在此种实施例的一个典型例子中，必须要以成本较高的12位元数字模拟转换器才能正确测试10位元模拟数字转换器。

相对地，本发明即是要提出一种成本低廉且实用的测试系统与方法来测试模拟数字转换器的功能表现。

本发明提供的一种测试系统，用来以回绕架构测试一模拟数字转换器，其包含有：一模拟信号电路，用来提供一模拟的基本测试信号；以及一分段电路，用来缩放该基本测试信号的信号强度并叠加一分段直流电平以产生一对应的分段测试信号，使该测试系统得以根据该模拟数字转换器对该分段测试信号的转换结果反映该模拟数字转换器的测试结果。

在本发明测试系统的一实施例中，也是以回绕(loopback)架构测试模拟数字转换器。除了待测试的模拟数字转换器之外，此回绕架构中包括一分段电路及一搭配的数字模拟转换器。数字模拟转换器可视为一模拟信号电路，用来将测试数码数字输入转换为一模拟的基本测试信号。分段(segmentation)电路则用来缩放(scale)基本测试信号的信号强度并叠加一分段直流电平以产生一对应的分段测试信号，使本发明测试系统得以根据模拟数字转换器对分段测试信号的转换结果反映对模拟数字转换器的测试结果。

在本发明的一实施例中，本发明分段电路是依据一缩放比率1/L缩放基本测试信号的峰值范围，以使基本测试信号在缩放后的峰值范围小于缩放前的峰值范围；另外，分段电路还可依序将多个不同的分段直流电平叠加至缩放后的基本测试信号，以分别提供多个对应的分段测试信号，并使至少两个分段测试信号所分别对应的信号摆动范围有部分重叠。等效上，分段电路的运行可增进基本测试信号的解析度，使本发明可顺利无误地达到测试的目的。

更明确地说，假设本发明分段电路要依序提供K个(K为大于1的定值常数)分段测试信号，分段电路缩放基本测试信号的缩放比率1/L就可由K值决定。在缩放基本测试信号之余，分段电路还会将K个相异的分段直流电平分别叠加于缩放后的基本测试信号，以形成K个分段测试信号。缩放比率与分段直流电平的设定会使这K个分段测试信号的摆动范围相异但两两之间有部分重叠，且所有分段测试信号的摆动范围可联集涵盖基本测试信号在缩放前的峰值范围。举例来说，在解析度允许的情形下，本发明可利用10位元数字模拟转换器搭配两分段(K＝2)或三分段(K＝3)的分段电路来测试10位元的模拟数字转换器。