[发明专利]小摆幅存储器信号的电路与方法

权利要求书

1.一种存储器电路包括：

多个存储器库，排列于一阵列，各存储器库包括在多个行与多个列中的多个存储器晶格，而各存储器晶格包括多个字线用以使能所述多个存储器晶格中的多个存取晶体管与一互补区域位线对输出或输入数据，各存储器库还包括一区域感测放大器，用以感测该区域位线上的小摆幅电压，并感测一互补全域位线对上的小摆幅电压；

多个全域位线，排列成互补位线信号对，所述多个全域位线横越整个存储器阵列，并耦接至各存储器库中的区域感测放大器；

一小信号写入驱动电路，耦接至多个完全摆幅输入/输出数据线，用以在所述多个全域位线输出互补小摆幅信号；以及

一全域感测放大器，耦接至所述多个全域位线，并用以感测该全域位线上的小摆幅差动信号，并具有完全摆幅输出信号。

2.如权利要求1所述的存储器电路，其中该存储器在存储器写入周期接收耦合至该小摆幅写入驱动电路的完全逻辑电平I/O信号，并用以将对应数据储存于选取的存储器晶格中，其中该存储器用以于一读取周期将对应至选取的存储器晶格所储存的数据的完全逻辑电平I/O信号输出。

3.如权利要求1所述的存储器电路，其中该小信号写入驱动电路还包括：

多个第一存取晶体管，耦接至一第一完全摆幅数据输入信号，并各自耦接至一选择信号群组；

多个第二存取晶体管，各具有一控制输入，该控制输入耦接至一对应的完全摆幅数据输入信号以及该选择信号群组，并各用以将互补全域位线对中之一者耦接至该小信号写入驱动电路；以及

多个电荷共享电容器级，各耦接至所述多个第一存取晶体管中之一者，以及耦接至所述多个第二存取晶体管中对应之一者，用以共享电荷，由此将选取的全域位线上的电压降低一小差动电压；

通过选择电荷共享电容器级的数量，判断将被提供于该互补全域位线对上的该小信号差动电压的大小。

4.如权利要求1所述的存储器电路，其中各该存储器库还包括：

一区域数据线写入电路，耦接至该全域数据位线，并用以在该区域数据线上提供一低电压以响应该区域感测放大器的该输出。

5.如权利要求1所述的存储器电路，其中各该存储器库还包括一小信号读取驱动电路，其具有多个输出耦接至该互补全域位线对，并用以将一小信号差动电压提供于该互补全域位线上，以响应该区域感测放大器的该输出。

6.如权利要求4所述的存储器电路，其中该区域数据线写入电路在一存储器写入周期中被使能。

7.如权利要求5所述的存储器电路，其中该小信号读取驱动器在一存储器读取周期中被使能。

8.如权利要求1所述的存储器电路，其中各该存储器库还包括一列多工器，用以因应控制信号而将该区域数据线耦合至一选取的区域位线群组。

9.一集成电路包括：

集成电路，配置于一基质之上，用以执行既定操作；以及

至少一存储器，包括：

多个存储器库，各存储器库具有一小信号读取电路，用以在一互补全域位线对上输出一小摆幅差动电压信号；

所述多个互补全域位线横跨整个存储器，耦接至各存储器库及一小信号写入驱动电路，并用以在该全域位线对上提供小信号差动电压以响应完全摆幅输入数据；以及

一全域感测放大器，耦接至该互补全域位线对以接收该小摆幅差动电压信号，并用以输出完全摆幅电压数据输出信号。

10.如权利要求9所述的集成电路，其中该存储器包括存储器库，各存储器库还包括：

一存储器晶格阵列，排列成多个行与多个列；

多个字线，沿着所述多个行排列，各耦接至该存储器晶格之一行的存取晶体管的栅极；

多个区域位线，沿着该列排列成互补区域位线对，用以传送一小摆幅差动电压信号；以及

一区域感测放大器，耦接至各区域位线对，用以感测该区域位线上的该小摆幅差动电压信号。