[发明专利]导线架

说明书

技术领域

本发明是关于一种半导体封装表面粘着技术(SMT)，特别是关于一种具有裸露芯片座表面的表面粘着封装。

背景技术

传统导线架的半导体晶粒封装是将半导体晶粒粘着在一导线架上且与其电性连接。此导线架，其是利用一像是铜的导电金属薄片图案化来形成，通常包含一芯片座，以将晶粒固定于其中，并且有多个接脚，以和晶粒做电性连接。粘着后的晶粒则可以被包覆或成型，且接脚会自此包覆或成型中的一侧或多侧的侧壁伸出(即“有接脚封装”)；或是接脚会终结于此包覆或成型中的一侧或多侧的侧壁(即“无接脚封装”)。

一个包覆的“无接脚封装”通常的形状是薄的长方形平行管状，具有较大的长方形或正方形的上下侧。通常，此芯片座的下表面与接脚会裸露于封装体的底侧(晶粒粘着侧)之外，且接脚的端点表面会裸露于(通常与其平齐)封装体一侧或多侧的侧壁之外。因此一个典型的“无接脚封装”半导体晶粒封装，在封装粘着侧看起来是薄的长方形或正方形块状物，而将晶粒粘着表面裸露于封装体的“底侧”(晶粒粘着侧或底侧)之外且接脚也是裸露于封装体靠近底部边缘的一侧或多侧侧壁之外。一个四边无接脚(QFN)封装具有接脚裸露于封装体靠近底部边缘的所有四边侧壁之外，而一个双边无接脚(DFN)封装则具有接脚裸露于封装体靠近底部边缘的两边侧壁(通常是相对的)之外。

有许多不同的方式可以使用来粘着晶粒于封装中，以及将晶粒与导线架做电性连接。举例而言，通常晶粒可以使用打线或是覆晶连接方式来与导线架电性连接。

在一传统的覆晶封装中，电导球或是凸块或用来将焊垫与晶粒连接，且晶粒是朝下的方式放置，即晶粒是将其主动侧面对导线架。而电导球或是凸块则是与导线架的打线位置对准，则可以建立晶粒与导线架电性连接的方式形成。

在一传统的打线封装中，晶粒是以朝上的方式放置，即将晶粒其主动侧远离导线架。在如此的封装中，使用晶粒粘着剂将晶粒固定在芯片座的晶粒粘着面上，而且以打线方式将晶粒上的焊垫与接脚上的打线位置(及某些情况下芯片座上的打线位置)连接而建立晶粒与导线架的电性连接。

此晶粒在运作时会产生热。在某些情况中，特别是芯片座裸露于封装体背面的结构下，此芯片座可以将晶粒的热带离封装体而传至其下的基板中。举例而言，晶粒可以使用具有热导性(或者选择具有电绝缘)的晶粒粘着剂将晶粒固定在芯片座上，如此热可以自晶粒的背面经过晶粒粘着剂而传至芯片座。

一个平面无接脚封装体可以由安置在一例如是印刷电路板的支撑体上。焊接手指可以裸露于支撑体的封装粘着面上以提供此封装体与支撑体上电路之间的电性连接。在一传统的表面粘着封装中，焊接手指是位于可以将裸露于封装背面的接脚对准的位置。导电性材料，通常是焊锡，可以施加在支撑体的焊接手指上，且此封装由将此封装放置在且与支撑体对准，然后再加热以回焊的方式完成此表面粘着的连接。在封装结构具有裸露的芯片座时，此支撑体上可以具有额外的裸露散热垫与芯片座对准放置；焊锡可以同时施加在散热垫与焊接手指上，以提供自封装至支撑体更佳的热传导。通常导热介层孔会将热自散热垫传送至支撑体的另一面，或是至支撑体的散热层(例如接地层)。

此封装通常会承受热应力，如热循环，且通常会在进行表面粘着至支撑体前进行外观检测和电性测试。无法通过外观检测和电性测试的封装体会被丢弃。

发明内容

本发明提供一种可表面粘着的封装体，其具有一裸露于此封装背面的芯片座，其能于表面粘着前热循环后通过外观检测，且于固定在如印刷电路板的支撑体上之后具有更好的良率及可靠的电性连接。如此可以根据本发明所提供的芯片座的凹陷背面而达成，且可以根据本发明所提供的一位于芯片座裸露背面的凹槽而达成。

导线架传统上是由图案化铜或铜合金薄片而制成。芯片座及接脚的底表面通常会电镀一层薄的金属或金属合金以提供较坚固的焊锡接点。此于芯片座及接脚的裸露背面的电镀材料会于粘着前热循环过程中熔化。此熔化的电镀层容易与杂质结合而造成不正常的突出表面。此与杂质结合的焊锡会在芯片座上突出甚多而妨碍一个或多个封装接脚上的焊锡无法和下方支撑体上的焊接手指产生良好的接点。或是，支撑体上或许在置晶座下方具有未被掩膜到的电路板导线，芯片座上突出的焊锡可能会接触到这些电路板导线而产生短路。即使是在突出的焊锡不会妨碍良好的电性接触或是造成短路的情况下，但是封装体被因此粘着到电路板，此封装体仍会或多会少的因为无法通过外观检测而被判定成异常。