[发明专利]氧化锰基电阻型存储器与铜互连后端工艺集成的方法有效
| 申请号： | 201010167004.0 | 申请日： | 2010-05-06 |
| 公开（公告）号： | CN102237309A | 公开（公告）日： | 2011-11-09 |
| 发明（设计）人： | 林殷茵;田晓鹏 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/768;H01L45/00;H01L27/24 |
| 代理公司： | 上海正旦专利代理有限公司 31200 | 代理人： | 陆飞;盛志范 |
| 地址： | 20043*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 氧化锰 电阻 存储器 互连 后端 工艺 集成 方法 | ||
1.一种氧化锰基电阻型存储器与铜互连后端工艺集成的方法，其特征在于，包括以下步骤：
(1)构图形成阻挡层为锰硅氧化合物层的铜引线；
(2)在所述铜引线上覆盖沉积盖帽层；
(3)构图刻蚀所述盖帽层形成孔洞以暴露欲形成MnSixOy存储介质层的铜引线区域；
(4)在所述盖帽层的孔洞中填充锰金属层；
(5)对所述锰金属层进行硅化处理以形成MnSi化合物层；
(6)对所述MnSi化合物层进行氧化处理以形成MnSixOy存储介质层；
(7)在所述MnSixOy存储介质层之上构图形成上电极；
(8)继续铜互连后端工艺以形成铜栓塞和下一层铜引线；
其中，0.001＜x≤2，2＜y≤5。
2.根据权利要求1所述的方法，其特征在于，所述铜互连后端工艺为45纳米工艺节点工艺或者45纳米以下工艺节点工艺。
3.根据权利要求1所述的方法，其特征在于，所述步骤(1)包括以下步骤：
(1a)在所述沟槽中沉积铜锰合金籽晶层；
(1b)然后电镀铜；
(1c)对铜和所述铜锰合金籽晶层进行退火；
(1d)平坦化以去除多余的铜以及铜引线表面的氧化铜和氧化锰。
4.根据权利要求1所述的方法，其特征在于，所述硅化是在含硅的气体中硅化、在硅等离子体中硅化或者硅的离子注入硅化。
5.根据权利要求1所述的方法，其特征在于，所述氧化是等离子氧化、热氧化、离子注入氧化之一种。
6.根据权利要求1所述的方法，其特征在于，所述上电极为TaN、Ta、TiN、Ti、W、Al、Ni、Co或Mn金属层，或者为以上金属层所组成的复合层。
7.根据权利要求1所述的方法，其特征在于，所述锰金属层通过溅射、蒸发、原子层淀积或者电镀沉积获得，所述锰金属层的厚度范围为约0.5纳米至约50纳米。
8.根据权利要求1所述的方法，其特征在于，所述MnSixOy存储介质层是MnOz中掺Si形成的存储介质层，其中，1＜z≤3。
9.根据权利要求1所述的方法，其特征在于，所述MnSixOy存储介质层是MnOz与氧化硅的纳米复合层，其中，1＜z≤3。
10.根据权利要求1所述的方法，其特征在于，所述铜互连后端工艺采用双大马士革工艺。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010167004.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
