[发明专利]箝入式存储装置以及其测试方法

说明书

技术领域

本发明涉及一种箝入式存储装置，且特别涉及一种箝入式存储装置具有多种数据输出管道，有利于测试流程。

背景技术

在传统的箝入式存储装置的设计上，写入与读取的时间的规划通常都会有所差异。主要的原因在于，当存储装置写入数据时，数据线(data line)的驱动能力将远大于位线(bit line)与存储记忆单元(memory cell)本身的负载，因此在写入的期间，数据可通过数据线以较短的时间，通过位线直接写入存储记忆单元内。然而在读取的期间，存储装置单元在预充位线与数据线后，接着存储记忆单元的数据会被送至位线与数据线上，等到数据线上的电位建立，再利用感应放大器装置(sense amplifier)将微弱的电压差放大，最后从数据总线上读出存储记忆单元的内含值。此读取过程相当冗长繁琐，因此存储装置的读取时间通常会远大于存储装置的写入时间。

由于芯片系统越来越复杂，存储器容量的需求也越来越大。倘若读取时间无法缩短，则箝入式存储装置的测试时间将会占据芯片系统绝大部分的测试时间，因此如何有效地缩短存储装置的读取时间，以加快后续的测试验证的流程，在存储容量日益增加的应用条件下，确实是有其存在的必要性。

在传统箝入式存储装置的验证做法上，通常是利用一个字组(word)宽度大小的数据总线，由控制装置来存取存储装置的内容值，以决定整个存储装置是否读写正常。此做法主要必须要先对存储装置设定一组地址之后，由控制装置再从存储装置所对应到的地址中读回数据，这样一对一的读取数据方式，势必会增加读取存储装置的时间，进而造成额外的测试成本，尤其在存储容量越大的系统上，此做法就更加不适用了。

因此就箝入式存储装置的验证机制有需要在继续研发。

发明内容

本发明提供一种箝入式存储装置，其至少允许在验证果过程中，可以有较快速测量的技术。

本发明提供一种箝入式存储装置，包括一控制单元、一存储单元以及一信号处理与测量单元。控制单元输出多个信号，包括一模式选择信号、以及一组控制信号。存储单元受控制单元所控制，以于预定的地址读取一数据，该存储单元有一组输出端点。信号处理与测量单元有一组输入端点以及一组输出端点，其中输入端点与存储单元的该组输出端点连接，该信号处理与测量单元自该组输入端点读取该数据，并依照该模式选择信号，决定是否对该数据进行一预定处理。在其后，通过该组输出端点将该数据输出。

本发明提供一种存储装置的测试方法，使用于如所述的箝入式存储装置，包括将一测试数据由该控制单元写入到该存储单元。又，启动模式选择信号将该测试数据通过该组输出端点直接输出，经过该信号处理与测量单元传送到一输出端口。

本发明提出一种存储装置的测试方法，使用于一箝入式存储装置中，其中箝入式存储装置包括一存储单元、具有多个输出端点以及一信号处理单元，其中在一正常操作模式下，该信号处理单元处理该存储单元输出的数据后，由一输出端口输出。测试方法包括：写入一测试数据到该存储单元；以及通过该信号处理单元的一输出路径，不经过信号处理而直接将测试数据由该输出端口输出。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1绘示依据本发明一实施例，箝入式存储装置的系统架示意图。

图2绘示依据本发明一实施例，信号处理与测量装置的电路示意图。

图3绘示依据本发明另一实施例，箝入式存储装置的系统架示意图。

图4绘示依据本发明另一实施例，信号处理与测量装置的电路结构示意图。

【主要元件符号说明】

100、150：箝入式存储装置

102、152：存储装置

104、154：信号处理与测量装置

106、156：输出装置

108、158：控制装置

200：多工器

202：信号处理装置

204：位选择装置

210：直接输出路径

具体实施方式

本发明在箝入式存储装置的设计上，利用芯片系统现存大量的I/O端口，做为存储装置的回读路径，以实现快速测量的效果。以下举一些实施例来说明本发明，但是本发明不仅限于所举实施例。又所举实施例之间可以做适当的相互结合。