[发明专利]非易失性存储装置及半导体装置的制造方法

说明书

技术领域

本发明涉及一种半导体装置，尤其涉及一种非易失性存储器及其制造方法。

背景技术

在许多电子及其他应用中常使用半导体装置。半导体装置包括形成于半导体晶片上的集成电路，其通过在半导体晶片上沉积许多类型的材料薄膜及图案化这些材料薄膜来制作集成电路。

半导体装置的类型之一为存储装置，其中数据通常以逻辑“1”或“0”做为存储。存储装置可为静态或动态。动态存储装置需要进行更新(refresh)以“记住”数据，而静态存储装置则无需进行更新来维持数据存储。

静态存储装置的类型之一为浮置栅极(floating gate)存储装置，其在本领域中也称作非易失性存储(non-volatile memory，NVM)装置。浮置栅极存储装置可为可擦除编程只读存储器(erasable programmable read-only memory，EPROM)或是电子式擦除只读存储器(electrically erasable programmableread-only memory，EEPROM)。此两种类型的浮置栅极存储装置通过在装置的不同端点施加适当的偏压，而将电荷存储于浮置栅极(或电荷捕获层(charge trap layer))内。电荷可通过一些机制进行存储，例如载流子穿遂(tunneling)及/或注入。电荷的移除在EEPROM装置中可为电子式，或是以外在来源进行移除，例如紫外线。浮置栅极中的电荷决定了存储状态为逻辑“1”或“0”。而之所以会称作快闪(flash)EEPROM的原因在于快速的写入(program)及擦除时间(如同闪电)。

浮置栅极通常叠置成大型阵列以形成存储胞，例如快闪存储胞。取决于浮置栅极晶体管的堆叠或布局(layout)，快闪存储器可包括NOR、NAND、或是AND存储结构。举例来说，大部分商业存储器条(memory card)，例如存储卡(memory stick)，其包括NAND快闪存储胞。快闪存储器是今日市场中最热门的存储器。快闪存储器受欢迎的部分原因在于其与现有的CMOS工艺的相容性。快闪存储器除了具有一多晶硅浮置栅极夹设于穿遂氧化(tunnel oxide)层与内层多晶硅间氧化(inter-poly oxide)层所形成的电荷存储层之外，其仅是一场效应晶体管。然而，快闪存储器有待克服某些缺陷或瓶颈，以不断成功发展。

当电路设计需变得更加复杂及增加处理速度时，于整体集成电路(IC)芯片尺寸不变下，对于能够在集成电路芯片上制备更多的晶体管来说显的更为重要。增加电路密度的一种技术为缩小IC芯片上每一MOSFET装置的尺寸。MOSFET装置的效能与栅极氧化层厚度成反比。因此，为了提升效能而驱使栅极氧化层厚度减少，例如减至14埃以下。然而，栅极氧化层尺寸缩减至上述厚度后，将引起高穿遂电流导致不良的电荷保持能力(chargeretention)。

另一大幅缩减氧化层厚度的方法为将氮加入于栅极氧化层内。所加入的氮会增加栅极介电层的介电常数而超过传统的氧化硅，进而降低有效氧化层厚度，同时降低栅极漏电流。然而，但也会增加介电层内的陷阱(trap)而导致可靠度不佳或产品寿命不足。

因此，有必要寻求用于非易失性存储器的介电层及其制造方法，其可在不缩短产品寿命情形下增加电荷保持能力。

发明内容

通过本发明的优选实施例，能够解决或避免上述或其他的问题，且可得到技术上的优点。

本发明实施例提供非易失性存储装置及其制造方法。根据本发明的一实施例，一种半导体装置的制造方法包括在一半导体基底上方形成一氧化层。对氧化层进行一第一氮化工艺步骤，以形成一第一富含氮区。第一富含氮区邻近于氧化层与半导体基底之间的一界面。在进行第一氮化工艺步骤之后，对氧化层进行一第二氮化工艺步骤，以形成一第二富含氮区。在氧化层上方形成一第一栅极电极，其中第二富含氮区邻近于氧化层与第一栅极电极之间的一界面。

本发明提供一种半导体装置的制造方法，包括：在一半导体基底上方形成一氧化层；对该氧化层进行一第一热氮化工艺；在进行该第一热氮化工艺之后，对氧化层进行一第一等离子体氮化工艺；以及在该氧化层上方形成一浮置栅极电极。

本发明提供一种非易失性存储装置，包括：一栅极介电层，设置于一半导体基底上方，该栅极介电层包括一非均匀氮量变曲线，该非均匀氮量变曲线包括：一第一富含氮区，邻近于该栅极介电层的一下表面；以及一第二富含氮区，邻近于该栅极介电层的一上表面；以及一第一栅极电极，设置于该栅极介电层的该上表面上。