[发明专利]基于MVB接口的模拟量输出模块及MVB设备

权利要求书

1.一种基于MVB接口的模拟量输出模块，其特征在于，包括：处理单元、控制单元、通信存储单元和数模转换单元；

所述处理单元与所述控制单元连接；所述通信存储单元分别与所述处理单元、所述控制单元和所述数模转换单元连接；

所述处理单元对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发送至所述控制单元；所述控制单元根据所述主帧对应的解码数据判断出接收端口，并控制所述处理单元将所述从帧对应的解码数据从所述接收端口读入所述通信存储单元；所述控制单元控制所述通信存储单元在设定时间将存储的解码数据发送至所述数模转换单元，所述数模转换单元将所述解码数据转换为模拟量输出。

2.根据权利要求1所述的基于MVB接口的模拟量输出模块，其特征在于，所述处理单元包括：接口子单元、判断子单元和解码子单元；

所述接口子单元与所述控制单元、通信存储单元、判断子单元和所述解码子单元连接；所述判断子单元与所述解码子单元连接；

所述接口子单元从所述MVB总线接收数据帧；所述判断子单元判断接收的数据帧帧头是否正确，若正确则所述解码子单元对所述帧头后面的数据帧进行解码；所述接口子单元将主帧对应的解码数据发送至所述控制单元；所述解码子单元在所述控制单元的控制下，将从帧对应的解码数据经所述接收端口发送至所述通信存储单元。

3.根据权利要求1或2所述的基于MVB接口的模拟量输出模块，其特征在于，所述控制单元包括：接收子单元、比较子单元和控制子单元；

所述接收子单元与所述处理单元和所述比较子单元连接；所述比较子单元与所述控制子单元连接；所述控制子单元与所述处理单元连接；

所述接收子单元接收所述处理单元发送的主帧对应的解码数据；比较子单元将所述主帧对应的解码数据与各端口属性进行比较，得到接收端口；所述控制子单元将所述接收端口置位，控制所述处理单元将从帧对应的解码数据从所述接收端口读入所述通信存储单元；控制子单元控制所述通信存储单元在设定时间将存储的解码数据发送至所述数模转换单元。

4.根据权利要求3所述的基于MVB接口的模拟量输出模块，其特征在于，还包括：校验单元和临时存储单元；

所述校验单元与所述控制单元和所述临时存储单元连接；所述临时存储单元与所述控制单元和所述通信存储单元连接；

所述控制单元控制所述处理单元将从帧对应的解码数据从所述接收端口读入所述临时存储单元，并控制所述校验单元每隔设定位长对解码数据进行校验，若解码数据无错误，则将所述临时存储单元中的解码数据读入所述通信存储单元。

5.根据权利要求4所述的基于MVB接口的模拟量输出模块，其特征在于，还包括：MVB地址配置单元；

所述MVB地址配置单元与所述控制单元连接，为本设备配置在所述MVB总线上的地址。

6.根据权利要求5所述的基于MVB接口的模拟量输出模块，其特征在于，所述处理单元为曼彻斯特解码器。

7.一种包括权利要求1～6任一项所述基于MVB接口的模拟量输出模块的MVB设备，其特征在于，还包括物理接口模块；所述物理接口模块分别与MVB总线和所述模拟量输出模块连接。

8.根据权利要求7所述的MVB设备，其特征在于，所述模拟量输出模块为现场可编程门阵列FPGA。