[发明专利]不对称半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法。更具体地，本发明涉及不对称半导体器件以及其中在制造该半导体器件时采用分隔物方案的方法。

背景技术

现代集成电路制造的一个趋势是制造尽可能小的诸如场效应晶体管(FET)的半导体器件。在典型的FET中，通过在半导体材料中注入n型和p型杂质，在半导体衬底的有源区中形成源极和漏极。在源极与漏极之间设置沟道(或体)区域。在体区域之上设置栅极电极。栅极电极和体通过栅极电介质层而被分隔。

虽然较小晶体管的制造允许以相对小的管芯面积在用于形成相对大的电路系统的单衬底上设置更多的晶体管，但这种按比例缩小会导致许多性能劣化效果。另外，由于器件设计者受到各种制造技术引起的限制的制约，要实现希望的器件尺寸通常是困难的。例如，通常使用光刻来构图用于确定器件部件(例如栅极)的大小和位置的掩模层。然而，光刻极限限制将栅极形成为特定的最小长度。

不对称的FET器件提供优于常规FET器件的一些益处，例如，这些益处包括改善的器件性能和减轻的漏极碰撞电离。虽然不对称的FET器件提供优于常规FET的改进，但由于同样使用光刻来限定栅极的长度，现有技术的不对称的FET器件的按比例缩放也受到限制。

因此，在现有技术中存在对具有减小的尺寸和改善的器件性能的半导体器件(例如不对称的FET)的需求。另外，存在对用于制造这些半导体器件的制造技术的需求。

发明内容

根据本发明的一方面，提供一种半导体结构，其包括位于高k栅极电介质的表面上的不对称栅极叠层。在本申请中使用术语“高k栅极电介质”来表示其介电常数大于氧化硅的电介质材料。所述不对称栅极叠层包括横向地邻接第二部分的第一部分，其中所述第一部分具有不同于所述第二部分的阈值电压。注意，术语“不对称栅极叠层”是指这样的栅极叠层，其第一部分横向地端接第二部分，其中所述第一和第二部分的阈值电压不同。所述不对称栅极叠层的所述第一和第二部分可以是彼此的非镜像或镜像；不对称性是就本申请中的阈值电压而言的。

在本发明的一个实施例中，由于阈值电压调节材料，本发明的不对称栅极叠层的所述第一部分具有比所述第二部分低的阈值电压，因为所述阈值电压调节材料存在于所述不对称栅极的所述第一部分中但不存在于所述第二部分中。具体地，本发明的不对称栅极叠层的第一部分从下到上包括阈值电压调节材料和至少第一导电分隔物，而本发明的不对称栅极叠层的第二部分包括位于所述栅极电介质之上的第二导电分隔物。注意，彼此接触的所述第一和第二导电分隔物共同地形成本发明的结构的栅极电极。注意，在本发明中，所述第一导电分隔物和所述第二导电分隔物存在于公共的高k栅极电介质的顶上。

在另一实施例中，通过为所述第一和第二导电分隔物提供不同的导电材料，在所述不对称栅极叠层的所述第一和第二部分中实现不同的阈值电压。在该实施例中，所述第一导电分隔物和所述第二导电分隔物位于公共的阈值电压调节材料的表面上。

上述不对称栅极叠层可以为nFET栅极叠层或pFET栅极叠层。