[发明专利]制造功率半导体器件的方法有效
申请号: | 201010178121.7 | 申请日: | 2010-05-18 |
公开(公告)号: | CN102254822A | 公开(公告)日: | 2011-11-23 |
发明(设计)人: | 林伟捷;徐信佑;杨国良;叶人豪 | 申请(专利权)人: | 茂达电子股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28 |
代理公司: | 北京市浩天知识产权代理事务所 11276 | 代理人: | 刘云贵 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 功率 半导体器件 方法 | ||
技术领域
本发明有关一种功率器件的制作方法,特别有关一种可改善不均匀电场分布的功率半导体器件的制作方法。
背景技术
功率器件主要用于电源管理的部分,例如应用于切换式电源供应器、计算机中心或周边电源管理IC、背光板电源供应器以及马达控制等等用途,其种类包含有绝缘栅双极性晶体管(insulated gate bipolar transistor,IGBT)、金属氧化物半导体场效晶体管(metal-oxide-semiconductor thin film transistor,MOSFET)与双载子接面晶体管(bipolar junction transistor,BJT)等器件。
为了得到较低的接通电阻值、降低器件尺寸,且能够在耗费低功率的情况下进行电压控制,沟槽式(trench)功率MOSFET的发展成为功率器件的一大趋势。如图1所示,一现有沟槽式MOSFET功率器件10包含一n+型的半导体材质的芯片基材12。芯片基材12上利用外延生长晶体的方式形成一n-型的半导体层14,而半导体层14中则包含一第一沟槽16、多个第二沟槽18、一p型基体20、多个p+型区21及多个n+型的源极区22。第一沟槽16与第二沟槽18内均设置有一栅极氧化层32及多晶硅材料34,多晶硅材料34是作为沟槽式MOSFET功率器件10的栅极。一层间介电层24覆盖于p型基体20、栅极及源极区22上方。一栅极金属层26设置于层间介电层24上,经由接触插塞(contact plug)28与第一沟槽16内的栅极电连接,一源极金属层27设置于层间介电层24上,经由多个接触插塞30与多个源极区22及p+型区21电连接。在芯片基材12的另一面上,则设置有漏极金属层36。
随着电子产品日益朝向轻、薄、短、小发展,集成电路器件设计的尺寸与节距亦不断缩小,以符合高集成化和高密度的潮流。因此,现有沟槽式MOSFET功率器件10的布局设计,也朝向缩减沟槽宽度及其节距而努力。然而,因与栅极电连接的接触插塞有一定的工艺极限,形成接触插塞用的开口必须具有一定的宽度,以利填入钨等材料以形成接触插塞,所以需要使第一沟槽16具有一定的宽度,例如0.8微米,以便使栅极具有足够的顶表面积供形成接触插塞。但多个第二沟槽18则不需接触插塞的设置,因此沟槽宽度可较窄,例如0.2微米。于工艺上,第一沟槽16与第二沟槽18通常是藉由蚀刻工艺同时形成的,当沟槽宽度较宽时,由于负载作用(loading effect)使得蚀刻速率较快,所以形成的深度也比较深。在p型基体20的深度均为一致的情形下,较深的栅极沟槽(gate trench)导致较强的电场,使得电场不均匀,并且较大的电场也使得击穿电压(breakdown voltage)降低。一种现有技术的解决方法是,牺牲这一带p-n接合面及其附近的阻值,以将击穿电压提升至原预定值,但会影响可靠度。另一种现有技术的解决方法是,在第一沟槽16的周围形成一环状的保护环(guard ring)掺杂区,例如图2所示的现有沟槽式MOSFET功率器件11,其还具有一保护环掺杂区38。保护环掺杂区38掺杂有低浓度的p-型掺杂物,如此使得接合面高度降低,可降低阻值。但是现有形成保护环掺杂区的工艺尚需要使用一道掩模遮住保护环掺杂区以外的区域,导致工艺成本增加。如下述。
现有技术的功率半导体器件工艺会先在一半导体衬底上使用掩模定义主动区,然后会有如图3的流程图所示的若干使用到掩模的主要步骤。例如,进行步骤2,使用一掩模以于主动区的半导体衬底进行掺杂,而于预定位置形成保护环掺杂区;然后进行步骤3,使用一掩模以蚀刻衬底,形成栅极沟槽;后来进行步骤4,沉积多晶硅材料以填满沟槽,并且回蚀刻(etching back);然后进行步骤5,分别使用掩模进行n型及p型掺杂工艺,以制得所要的p基体、p+型区等掺杂区、及源极区;形成层间介电层后,进行步骤6,使用一掩模以于层间介电层中形成通孔(through hole),填入钨金属,形成接触插塞;然后进行步骤7,使用一掩模以将形成于层间介电层上的金属层图案化,形成源极金属层与栅极金属层。一般,形成金属层后,还可使用掩模形成一保护层。如此,于现有技术的标准工艺中,总共需要使用7道掩模。特别注意到步骤2中,在形成保护环掺杂区时必须使用到掩模,而增加工艺成本。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于茂达电子股份有限公司,未经茂达电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010178121.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种平板集热条带镀膜方法
- 下一篇:一种一维尺度受限的石墨烯纳米带的制备方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造