[发明专利]一种功率半导体器件

说明书

技术领域

本发明涉及一种功率半导体器件。特别涉及沟槽金属氧化物半导体场效应管(MOSFET)和沟槽绝缘栅双极型晶体管(IGBT)的单元结构和器件构造。

背景技术

在功率半导体器件领域，通常用非钳位感应开关测试(UIS测试)的方法来测量器件在击穿电压时的UIS电流进而评估功率半导体器件的雪崩特性的好坏。但是，参考图1A至图1C可以发现，在对现有技术中的沟槽金属氧化物半导体场效应管(MOSFET)进行UIS测试后，坏点总是出现在靠近有源区(active area)边缘的位置，从而影响沟槽MOSFET的雪崩特性，下面将详细解释。

图1A为现有技术揭示的一种沟槽MOSFET的俯视图，图1B为其a-a’截面的剖视图。参考图1B所示，该沟槽MOSFET包括：形成于N+衬底100上的N型掺杂外延层102；多个位于所述外延层102内的栅沟槽，该栅沟槽内表面衬有栅极氧化层108并填充以栅极导电区域104。此外，所述沟槽MOSFET还包括：位于每两个栅沟槽之间的P型体区(body)112以及靠近该体区上表面的N+源区(source)114。源极金属120通过位于源体接触沟槽中的金属插塞105与所述P型体区112和所述N+源区114之间形成电学接触。在所述沟槽MOSFET的终端区，栅极金属连接线(gate metalrunner)122位于P型体区112上方，同时用作金属场板(field metalplate)。

经UIS测试后，图1B中所示器件的坏点总是出现在靠近有源区边缘的位置，如图1C所示。这是由于一个寄生三极管的开启造成的，该寄生三极管的位置如图2A所示。参考图1A可知，器件单元距离栅极金属焊盘(gate metal pad)和栅极金属连接线最近，当栅极偏压逐渐增加以开启导电沟道的时候，最靠近有源区边缘位置的器件单元的栅极首先开启从而导致靠近有源区边缘的寄生三极管的率先开启，进而减弱了半导体器件的雪崩特性。此外，这使得在击穿电压条件下测得的UIS电流值较低且电流分布范围较宽(参见图3)。

同样的技术困难在传统的沟槽绝缘栅双极型晶体管(IGBT)器件中也存在，如图2B所示。与图2A所示的寄生三极管不同的是，在沟槽IGBT器件中，由于P+衬底240的存在，其内部的寄生管为晶闸管，所述晶闸管由一个NPN和一个PNP三极管组成。

因此，在功率半导体器件领域中，尤其是在沟槽MOSFET和沟槽IGBT的设计和制造领域中，需要提出一种新颖的单元结构和器件构造以解决上述的困难和设计局限。

发明内容

本发明克服了现有技术中存在的缺点，提供了一种改进的功率半导体器件，从而保证器件具有良好的雪崩击穿特性。

根据本发明的实施例，提供了一种功率半导体器件，包括多个沟槽金属氧化物半导体场效应管单元，每个单元包括：

(a)第一导电类型的衬底；

(b)第一导电类型的外延层，该外延层位于所述衬底的上表面，且所述外延层的多数载流子浓度低于所述衬底；

(c)多个第一沟槽，位于有源区，且从所述外延层的上表面延伸入所述外延层；

(d)第二导电类型的体区，位于所述外延层的上部分；

(e)第一导电类型的源区，位于有源区，靠近所述体区的上表面，且靠近所述第一沟槽的侧壁，所述源区的多数载流子浓度高于所述外延层；

(f)哑元区，位于所述有源区的边缘处，且所述哑元区中不存在所述源区；

(g)至少一个第二沟槽，位于所述哑元区，从所述外延层的上表面延伸入所述外延层，用于形成至少一个哑元；

(h)第一绝缘层，覆盖所述第一沟槽和第二沟槽的内表面；

(i)栅极导电区域，填充于所述第一沟槽和第二沟槽内，且靠近所述第一绝缘层；

(j)第二绝缘层，覆盖所述外延层的上表面；

(k)多个源体接触沟槽，位于所述有源区和所述哑元区，其中，位于所述有源区的源体接触沟槽穿过所述第二绝缘层和所述源区，向下延伸入所述体区，位于所述哑元区的源体接触沟槽穿过所述第二绝缘层，向下延伸入所述体区；

(l)金属插塞，填充于所述源体接触沟槽内；

(m)源极金属，与位于源体接触沟槽中的金属插塞之间形成电学接触，以连接所述源区和体区；

(n)栅极金属连接线；

(o)漏极金属，位于所述衬底的下表面。