[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

摆动电平偏移单元，其被配置成将第一供电电压用作供电电压，接收绕第一电压电平摆动的电流模式逻辑CML时钟，且将该CML时钟的摆动参考电压电平偏移至低于第一电压电平的第二电压电平；及

CML时钟传输缓冲单元，其被配置成将第二供电电压用作供电电压且缓冲自所述摆动电平偏移单元传输且绕第二电压电平摆动的CML时钟。

2.如权利要求1的半导体装置，进一步包括CML时钟产生缓冲单元，该CML时钟产生缓冲单元被配置成将该第一供电电压用作供电电压、缓冲源时钟以产生绕第一电压电平摆动的CML时钟并将该CML时钟提供至所述摆动电平偏移单元。

3.如权利要求2的半导体装置，其中所述摆动电平偏移单元被配置成响应于绕第一电压电平摆动的CML信号而使经由第一供电电压端子提供的电流流过CML时钟输出端子或接地电压端子，产生经由所述CML时钟输出端子输出的绕第二电压电平摆动的CML时钟，所述CML时钟输出端子耦接至连接于所述CML时钟输出端子与所述接地电压端子之间的、具有设定电阻的电阻器。

4.如权利要求3的半导体装置，其中所述摆动电平偏移单元包括：

电流路径改变控制单元，其被配置成响应于绕第一电压电平摆动的CML时钟而控制电流路径改变节点与所述接地电压端子之间的连接，所述电流路径改变节点位于第一供电电压端子与所述CML时钟输出端子之间；及

CML时钟产生单元，其被配置成根据所述电流路径改变控制单元的操作结果而产生绕第二电压电平摆动的CML时钟，该CML时钟经由所述CML时钟输出端子输出。

5.如权利要求4的半导体装置，其中所述电流路径改变控制单元包括：

电流路径选择MOS晶体管，其被配置成响应于绕第一电压电平摆动的CML时钟而控制所述电流路径改变节点与电流路径共同节点之间的连接；及

电流路径流入电流源，其被配置成使流入电流自所述电流路径共同节点流至所述接地电压端子。

6.如权利要求5的半导体装置，其中所述CML时钟产生单元包括：

电流路径流出电流源，其被配置成使流出电流自第一供电电压端子流至所述电流路径改变节点；

MOS晶体管，其被配置成响应于具有设定电压电平的级联电压而连接所述电流路径改变节点与所述CML时钟输出端子；及

电阻器，其连接于所述CML时钟输出端子与所述接地电压端子之间，以及被配置成调整经由所述CML时钟输出端子输出且绕第二电压电平摆动的CML时钟的摆动范围。

7.如权利要求6的半导体装置，其中所述流入电流与所述流出电流在量值上彼此相等。

8.如权利要求2的半导体装置，其中所述摆动电平偏移单元包括：

电压电平降落单元，其被配置成使绕第一电压电平摆动的CML时钟的电压电平降落设定电压电平，且输出CML电压降落时钟；及

CML时钟产生单元，其被配置成通过响应于所述CML电压降落时钟而调整经由第一供电电压端子提供至所述CML时钟输出端子的电流，来产生绕第二电压电平摆动的CML时钟，该CML时钟经由所述CML时钟输出端子而输出。

9.如权利要求8的半导体装置，其中所述电压电平降落单元包括：

源极跟随MOS晶体管，其被配置成通过响应于绕第一电压电平摆动的CML时钟而源极跟随地连接第一供电电压端子与电压降落时钟输出端子，来经由所述电压降落时钟输出端子输出所述CML电压降落时钟；及

电压降落流入电流源，其被配置成使流入电流自所述电压降落输出端子流至所述接地电压端子。

10.如权利要求9的半导体装置，其中所述CML时钟产生单元包括：

时钟产生流出电流源，其被配置成使流出电流自第一供电电压端子流至时钟产生共同节点；

时钟产生MOS晶体管，其被配置成响应于所述CML电压降落时钟而控制所述时钟产生共同节点与所述CML时钟输出端子之间的连接；及

电阻器，其连接于所述CML时钟输出端子与所述接地电压端子之间，以及被配置成调整绕第二电压电平摆动且经由所述CML时钟输出端子输出的CML时钟的摆动范围。

11.如权利要求10的半导体装置，其中所述流入电流与所述流出电流在量值上彼此相等。