[发明专利]一种支持多码制并行处理的条码解码装置

权利要求书

1.一种支持多码制并行处理的条码解码装置，其特征在于：所述条码解码装置包括至少两个处理单元，所述至少两个处理单元分别利用针对不同码制的识别规则对输入的同一条码图像进行并行识别。

2.根据权利要求1所述的条码解码装置，其特征在于：在所述至少两个处理单元中，若其中一个处理单元输出正确的识别结果，则其它处理单元的识别动作停止。

3.根据权利要求2所述的条码解码装置，其特征在于：所述处理单元为由硬件逻辑实现的可对所述条码图像进行识别的条码运算逻辑。

4.根据权利要求3所述的条码解码装置，其特征在于：所述条码解码装置进一步包括存储所述条码图像的数据存储器，所述条码运算逻辑从所述数据存储器获取所述条码图像。

5.根据权利要求4所述的条码解码装置，其特征在于：所述条码解码装置进一步包括主控逻辑模块，所述主控逻辑模块控制所述条码运算逻辑的工作状态。

6.根据权利要求5所述的条码解码装置，其特征在于：所述主控逻辑模块提供数据传输通道，所述数据存储器中存储的所述条码图像通过所述主控逻辑模块传输到所述条码运算逻辑。

7.根据权利要求5所述的条码解码装置，其特征在于：所述条码解码装置进一步包括设置于所述数据存储器与所述条码运算逻辑之间的选通逻辑门，所述选通逻辑门在所述主控逻辑模块的控制下选择性连通所述数据存储器与对应的所述条码运算逻辑。

8.根据权利要求7所述的条码解码装置，其特征在于：所述选通逻辑门包括一输入端口、多个输出端口以及至少一控制端口，所述选通逻辑门的输入端口连接所述数据存储器的输出端口，所述选通逻辑门的多个输出端口分别连接对应的所述条码运算逻辑的输入端口，所述选通逻辑门的控制端口连接所述主控逻辑模块，以在所述主控逻辑模块的控制下选择性连通所述选通逻辑门的输入端口与所述选通逻辑门的对应输出端口。

9.根据权利要求1所述的条码解码装置，其特征在于：每个所述处理单元包括至少两个子处理单元，所述至少两个子处理单元分别对应同一条码识别规则的不同识别步骤。

10.根据权利要求9所述的条码解码装置，其特征在于：所述至少两个子处理单元串接设置，以实现所述同一条码识别规则的完整识别过程。