[发明专利]一种DC-DC变换器

说明书

技术领域

本发明涉及一种DC-DC变换器。

背景技术

同步整流技术的出现提高DC-DC变换器的效率，图1是现有技术中一种典型的采用同步整流技术的DC-DC变换器的结构示意图。

在图1所示的实施例中，存在着以下关系公式：

VIN*D*NS/NP＝VOUT    (式1)

VGS＝VOUT/(1-D)      (式2)

其中，VIN：输入电压；D：该输入电压的工作占空比；NP：变压器原边匝数；NS：变压器副边匝数；VOUT：输出电压；VGS是Q2的驱动电压。

从上述式1可知，当VIN增大时，D会变小；从上述式2可知当D变小，VGS也会变小。

这样，当输入高压时，占空比D将会变小，Q3的VGS电压将会变低，存在整流管Q3的VGS电压过低，同步整流MOS管Q3不能够完全导通，使提高效率的目的无法达到。

为了解决图1中Q3在输入高压时不能完全导通的问题，如图2所示，现有技术有一新的实施例。其中，同步整流管Q3的VGS电压为两组绕组电压相叠加，可以用来解决图1中出现的Q3驱动电压不足的问题。

不过，图1和图2所示的实施例都有其使用的局限性，即Q1的驱动电压VGS的电压应低于Q1的驱动电压VGS。当输出电压较高时，Q1的驱动电压VGS过高，超出器件本身的规格范围，致使其损坏。为了解决此问题，现有技术对图1和图B中存在的缺陷进行了改进，使用单独的驱动绕组对Q1，Q3进行驱动，如下图3。

在图3中，当原边的开关管Q2开通时，辅助绕组L2对Q1进行驱动；当原边开关管Q2关断时，辅助绕组L1对Q3进行驱动。使用图3的中方法，通过控制驱动绕组L2，L1的匝数可以用来调节Q1与Q3的驱动电压，解决图1和图2中出现的问题。

但是，随着电源技术的发展，对电源的各项要求也越来越高，尤其是要求是其小型化和高功率密度。在电源小型化的过程中，图3中辅助绕组L1，L2占了变压器很大一部分空间，制约了变压器的小型化，从而严重制约了DC-DC变换器的体积的小型化。

发明内容

本发明所要解决的技术问题是提供一种进一步小型化，并且能够具有较高的效率和可靠性的DC-DC变换器。

对此，本发明提供一种DC-DC变换器，包括：输入部，和通过变压器耦合的输出部；

所述输入部包括：与所述变压器原边并联耦合的磁复位电路，和其漏极与所述变压器原边串联耦合的第三MOS管，所述第三MOS管的源极耦合到地；

所述输出部包括：第一MOS管、第二MOS管、第四MOS管、二极管、第一辅助绕组、第二辅助绕组、滤波电感和滤波电容；所述第一辅助绕组和第二辅助绕组串联并与所述变压器的原边相耦合；所述第一MOS管的漏极与所述变压器的副边的耦合，其栅极分别与所述第二辅助绕组一端、第四MOS管的栅极和二极管的正端相耦合，其源极分别与所述第二MOS管的源极、滤波电容的一端、第四MOS管的源极和二极管的负端相耦合；所述第二MOS管的漏极分别与所述变压器的副边和所述滤波电感相耦合，其栅极与所述第一辅助绕组耦合；所述滤波电容的一端分别与所述滤波电感串联耦合；所述第四MOS管的漏极分别与第一辅助绕组和第二辅助绕组相耦合。

另外还提供一种DC-DC变换器，包括：输入部，和通过变压器耦合的输出部；

所述输入部包括：与所述变压器原边并联耦合的磁复位电路，和其漏极与所述变压器原边串联耦合的第三MOS管，所述第三MOS管的源极耦合到地；

所述输出部包括：第一MOS管、第二MOS管、第四MOS管、第五MOS管、第一辅助绕组、第二辅助绕组、滤波电感和滤波电容；所述第一辅助绕组和第二辅助绕组串联并与所述变压器的原边相耦合；所述第一MOS管的漏极与所述变压器的副边的耦合，其栅极分别与所述第二辅助绕组一端、第四MOS管的栅极和第五MOS管的漏极相耦合，其源极分别与所述第二MOS管的源极、滤波电容的一端、第四MOS管的源极和第五MOS管的源极相耦合；所述第二MOS管的漏极分别与所述变压器的副边和所述滤波电感相耦合，其栅极与所述第一辅助绕组耦合；所述滤波电容的一端分别与所述滤波电感串联耦合；所述第四MOS管的漏极分别与第五MOS管的栅极、第一辅助绕组和第二辅助绕组相耦合。

另外还提供一种DC-DC变换器，包括：输入部，和通过变压器耦合的输出部；

所述输入部包括：与所述变压器原边并联耦合的磁复位电路，和其漏极与所述变压器原边串联耦合的第三MOS管，所述第三MOS管的源极耦合到地；