[发明专利]四倍数据速率QDR控制器及其实现方法

权利要求书

1.一种四倍数据速率QDR的控制器，包括：仲裁器(101)，控制状态机(102)，读数据采样时钟生成模块(103)，读数据通路模块(104)，读数据通路校准模块(105)，其中：

仲裁器，用于根据控制状态机的状态对命令和数据进行仲裁；

控制状态机，用于管理四倍数据速率QDR控制器的状态，为仲裁器仲裁命令和数据提供状态依据；

读数据采样时钟生成模块，用于生成同源同频异相的读数据采样时钟；

读数据通路校准模块，用于在控制状态机为“读数据通路校准状态”时，通过读训练字从所生成的读数据采样时钟中，分别确定读数据通路模块进行读数据时的正沿数据和负沿数据的采样时钟；

读数据通路模块，用于根据读数据通路校准模块确定的采样时钟，将非系统时钟域的正沿读数据和负沿读数据同步到系统时钟域。

2.如权利要求1所述的控制器，其特征在于，还包括：

物理层模块(105)，用于完成仲裁器的具体命令的执行和读数据通路模块对数据的访问操作；

寄存器管理模块(106)，用于处理来自CPU的对控制状态机和物理层的配置信息。

3.如权利要求1所述的控制器，其特征在于，所述读数据通路校准模块，包括：校准控制状态机(1051)，校准写命令发生器(1052)，校准读命令发生器(1053)，校准控制状态机(1054)，读数据通路选择信号生成器(1055)；其中：

控制状态机的状态指示为“读数据通路校准状态”时，校准控制状态机跳转到写训练字状态，使能校准写命令发生器生成校准写命令和写训练字，经仲裁器和物理层写入QDRII SRAM器件；

校准写命令完成后，校准控制状态机跳转到读训练字状态，使能校准读 命令发生器生成校准读命令，经仲裁器和物理层写入QDRII SRAM器件；

校准读命令完成后，校准控制状态机跳转到读训练字检测状态，使能读数据检测器分别检测来自读数据通路模块的正沿读数据与训练字正沿数据的一致性，检测来自读数据通路模块的负沿读数据与训练字负沿数据的一致性，记录读数据检测结果；

读训练字检测完成后，校准控制状态机跳转到读数据通路选择信号生成状态，使能读数据通路选择信号生成器根据读数据检测器记录的读数据检测结果，生成读数据通路选择信号。

4.如权利要求1所述的控制器，其特征在于，所述读数据采样时钟生成模块生成的同源同频异相的读数据采样时钟，包括4个读数据采样时钟sys_clk，sys_clk_90、sys_clk_180和sys_clk_270。

5.如权利要求3所述的控制器，其特征在于，所述读数据采样时钟生成模块生成的同源同频异相的读数据采样时钟包括4个读数据采样时钟：sys_clk，sys_clk_90、sys_clk_180和sys_clk_270；

所述读数据通路选择信号生成器根据读数据检测器记录的读数据检测结果，生成读数据通路选择信号的选择方式包括：

如果4个采样时钟采样到的读数据均与训练字一致，根据在一个系统时钟周期内采样数据与训练字一致的时钟个数以及下一个系统时钟周期内采样数据与训练字一致的时钟个数，选择其中一个作为采样读数据的读数据通路；

如果4个采样时钟采样到的读数据中有且仅有3个与训练字一致，从一致的3个连续时钟中选择中间的采样时钟为采样读数据的读数据通路；

如果4个采样时钟采样到的读数据中仅有2个或少于2个与训练字一致，则报错。

6.如权利要求4所述的控制器，其特征在于，所述读数据通路选择信号生成器根据读数据检测器记录的读数据检测结果，生成读数据通路选择信号，如果4个采样时钟采样到的读数据均与训练字一致，则：

在一个系统时钟周期内，4个时钟采样数据均与训练字一致，选择 sys_clk_180采样读数据的读数据通路；

在一个系统时钟周期内，3个时钟采样数据与训练字一致，下一系统时钟周期内，1个时钟采样数据与训练字一致，选择sys_clk_270采样读数据的读数据通路；

在一个系统时钟周期内，2个时钟采样数据与训练字一致，下一系统时钟周期内，2个时钟采样数据与训练字一致，选择sys_clk采样读数据的读数据通路；

在一个系统时钟周期内，1个时钟采样到得数据与训练字一致，下一系统时钟周期内，3个时钟采样数据与训练字一致，选择sys_clk_90采样读数据的读数据通路。