[发明专利]运算放大电路

说明书

技术领域

本发明涉及一种具备差动放大电路部的运算放大电路，该差动放大电路部采用了电流反射镜电路。

背景技术

图4是表示具备电流反射镜电路的以往运算放大电路的构成例的图。该运算放大电路具备差动放大电路部1、电流反射镜电路部2、恒流电路部3和输出电路部4，在差动放大电路部1中，一对MOS晶体管T20、T21差动连接在该差动放大电路部1上并差动放大输入电压。输出电路部4由MOS晶体管T22和与该MOS晶体管T22的漏极输出端子连接的负载电阻5构成。MOS晶体管T22的栅极连接在上述一侧MOS晶体管T20的漏极输出端子上。

在具有上述结构的运算放大电路中，出现在差动放大电路部1的一侧MOS晶体管T20漏极上的差动放大输出施加到输出电路部4的MOS晶体管T22的栅极上，与MOS晶体管T22的栅极电压相对应的电流流向MOS晶体管T22的源极-漏极之间，从而取出输出电压V_OUT。

专利文献1：日本特开平5-63455号公报

专利文献2：日本特开平11-127037号公报

但是，在以往的运算放大电路中，因为构成输出电路的MOS晶体管的栅极电压波动，所以就出现了在直接影响输出电压的MOS晶体管上流动的电流波动的问题。

发明内容

本发明是鉴于上述问题而提出的，其目的在于提供一种能够抑制取出输出电压的晶体管栅极电压的波动从而消除电流的波动并实现稳定工作的运算放大电路。

本发明的运算放大电路具备放大差动输入的差动放大电路部和利用由该差动放大电路部放大的信号取出放大输出的输出电路部，其特征在于，上述差动放大电路部具备：一对第1晶体管，差动输入信号；以及第2以及第3晶体管，分别连接在上述一对第1晶体管的各电流通路上，且相互构成电流反射镜电路；上述输出电路部具备：第4晶体管，其栅极连接在上述第2晶体管的漏极上，并从漏极取出放大输出；在上述第2晶体管与接地之间设置其栅极连接在上述第2晶体管漏极的第5晶体管，在上述第3晶体管与接地之间设置其栅极连接在上述第3晶体管漏极上的第6晶体管。

根据上述结构，当第4晶体管的栅极电压增高时，第5晶体管的栅极电压也增高，使流经该第5晶体管的电流加大，从而使第4晶体管的栅极电压下降；而且，当第4晶体管的栅极电压下降时，第5晶体管的栅极电压也下降，使流经该第5晶体管的电流减少，从而使第4晶体管的栅极电压上升。因此，第4晶体管的栅极电压被汇聚成某一电压而变得稳定，从而使电流波动减小。

另外，本发明可采用在上述运算放大电路中使上述一对第1晶体管的源极彼此连接且该共同接点通过恒流电路与电源端子相连接的结构。

而且，本发明的上述运算放大电路还具备：其他的差动放大电路部，具有与上述差动放大电路部相同的结构；上述输出电路部具备第7晶体管、第8晶体管和第9晶体管，该第7晶体管的栅极与上述其他的差动放大电路部的第3晶体管的漏极相连接，该第8晶体管被连接在上述第4晶体管与电源端子之间，该第9晶体管被连接在上述第7晶体管与电源端子之间，由上述第8晶体管和上述第9晶体管相互构成电流反射镜电路。

根据上述结构，在第4晶体管的栅极电压过低而不能得到输出的期间，可从第8晶体管取得输出，从而可改善失真特性。

而且，在本发明的上述运算放大电路中，上述第5以及第6晶体管与上述第2以及第3晶体管的信道类型相同。

发明效果

根据本发明，能够抑制取出输出电压的晶体管的栅极电位的波动，从而可消除电流波动、实现稳定的工作。

附图说明

图1为表示本发明的一个实施方式所涉及到的运算放大电路的电路图。

图2为表示对本发明的运算放大电路和以往的运算放大电路的批次之间的电流波动进行实验的结果的图表。

图3为表示对本发明的运算放大电路和以往的运算放大电路的晶片之间的电流波动进行实验的结果的图表。

图4为表示以往的运算放大电路的电路图。

标记说明

1运算放大电路，10-1第1差动放大电路，10-2第2差动放大电路，12恒流源，T1a、T1b第1PMOS晶体管，T2～T7第2～第7NMOS晶体管，T8、T9第8、第9PMOS晶体管

具体实施方式

下面，将参照附图详细说明本发明的实施方式。