[发明专利]半导体装置及其制造方法和使用它的电源装置

说明书

技术领域

本发明涉及半导体装置及其制造方法和使用它的电源装置，尤其涉及适用于功率MOSFET和使用它的电力变换用的电源装置的有效技术。

背景技术

现在，在向个人计算机或服务商的CPU(中央处理单元)供给电力的开关电源(以下称VR，即Voltage Regulator)中使用沟槽MOSFET(金属氧化物半导体场效应晶体管)(例如专利文献1、专利文献2)。沟槽MOSFET与平面MOSFET(例如非专利文献1)相比，由于单元间距小，所以具有每单位面积的沟槽宽度大、可以降低接通电阻的优点，但由于沟槽栅与漏区的对置面积大，所以具有反馈电容大的缺点。

近年来，由于CPU的大电流化和低电压化，所以抑制CPU的消耗电流变化时的CPU电压的变化的输出电容器增多，导致VR的尺寸和成本增加。已知，为了削减输出电容器，提高VR的开关频率是有效的(例如非专利文献2或非专利文献3)。

提高开关频率时的瓶颈是，因伴随着开关产生的损失，MOSFET超过使用温度的上限(例如150℃)。作为开关时产生的损失，针对VR的高侧MOSFET有接通损失、截止损失和驱动损失，针对低侧MOSFET有内置二极管的导通损失、复原损失和驱动损失，但其中高侧MOSFET的接通损失和截止损失占的比率相对较大。下面，把接通损失和截止损失统称为开关损失。

为了降低开关损失，降低MOSFET的反馈电容是有效的。因为，如果反馈电容减小，则开关速度加快，开关损失降低。沟槽MOSFET本质上存在反馈电容大的问题，难以进一步提高开关频率。

虽然作为可以降低反馈电容的结构有横型MOSFET，但有接通电阻大的缺点。作为横型MOSFET的接通电阻大的理由，可以举出以下两点。

第一，由于保持耐压的区域相对于半导体衬底的表面为水平方向，所以在提高耐压时必须增大水平方向的距离，单元间距增大，接通电阻增大。

第二，由于从衬底表面获取漏和源的电极，所以漏电流相对于衬底表面在水平方向上流动时的电极的电阻即所谓扩展电阻增大。

作为解决上述第二问题的手段，提出了在半导体衬底的背面上设置源电极或漏电极，经由扩散层或金属、多晶硅等的导电体在衬底背面上流过电流的结构(例如专利文献3、专利文献4)。由于通过在背面上设置源电极或漏电极可以增大源电极和漏电极的面积，所以可以降低电极的扩展电阻。

<专利文献1>日本特开2008-218711号公报

<专利文献2>日本特开2005-57050号公报

<专利文献3>日本特开2002-368121号公报

<专利文献4>日本特开平6-232396号公报

<非专利文献1>J.Ng等，″A Novel Planar Power MOSFET withLaterally Uniform Body and Ion-Implanted JFET Region″，IEEEElectron Device Letter，2008，Vol.29，No.4，pp.375-377，April 2008。

<非专利文献2>Y.Ren等，″Analysis of the power delivery pathfrom the 12-V VR to the microprocessor″，Proc.IEEE APEC′04，2004，Vol.1，pp.285-291。

<非专利文献3>M.Xu等，″Small signal modeling of a highbandwidth voltage regulator using coupled inductor″，IEEE Trans.Power Electron，Vol.22，No.2，pp.399-406，Mar.2007。

发明内容

(发明要解决的问题)

虽然利用专利文献3和专利文献4可以解决上述第二问题，但上述第一问题，即由于保持耐压的区域相对于半导体衬底的表面为水平方向，所以在提高耐压时必须增大水平方向的距离、单元间距增大、接通电阻增大的问题未被改善。

本发明的目的在于，在横型功率MOSFET中提供不仅防止了元件面积的扩大、还可以降低反馈电容和接通电阻的技术。

本发明的上述和其它的目的和新颖特征，从本说明书的描述和附图可以清楚地看出。

(用来解决问题的手段)

如果简要地说明本申请中公开的发明中的代表性方案的概要，则如下所述。