[发明专利]适用于微处理器的装置及方法

权利要求书

1.一种适用于微处理器的装置，用以自微处理器的一指令字节串流中提取指令，该微处理器的指令集架构具可变长度指令，该装置包含：

一解码逻辑单元，用以：

解码该指令字节串流的每一指令字节以产生相应的一操作码字节指示符及一结束字节指示符；

针对每一指令字节接收相应的一分支发生指示符，其中，当一分支预测器预测该指令字节为一分支指令的操作码字节时，则该分支发生指示符为逻辑真值；

针对每一指令字节产生相应的一不良预测指示符，其中，当相应的该分支发生指示符为逻辑真值且相应的该操作码字节指示符为逻辑假值，则相应的该不良预测指示符为逻辑真值；及

对于一指令的每一其余字节，将相应的该不良预测指示符设为逻辑真值，该指令的操作码字节具有逻辑为真的该不良预测指示符；及

一控制逻辑单元，用以从该指令字节串流中提取指令，并传送该提取的指令以供该微处理器作后续的处理，其中该控制逻辑单元放弃传送具有逻辑为真的该结束字节指示符和逻辑为真的该不良预测指示符的指令。

2.根据权利要求1所述的装置，当相应的指令字节为指令的操作码字节时，则该操作码字节指示符为逻辑真值，其中上述指令的操作码字节为该指令的第一非前置字节；其中，当相应的指令字节为指令的最后字节时，则该结束字节指示符为逻辑真值。

3.根据权利要求1所述的装置，其中上述的控制逻辑单元放弃传送在该指令字节串流中具有逻辑为真的该结束字节指示符和逻辑为真的该不良预测指示符的指令之后的指令；以及上述的控制逻辑单元放弃传送提取自不良预测指令的目标地址的指令。

4.根据权利要求1所述的装置，其中上述的控制逻辑单元通过清除相应该提取的指令的一有效位，用以放弃传送该提取的指令。

5.根据权利要求1所述的装置，还包含：

一队列，耦接至该解码逻辑单元及该控制逻辑单元，该队列包含多个项目，用以接收及储存该指令字节串流的每一指令字节及其相应的该不良预测指示符及该结束字节指示符；

其中，该控制逻辑单元根据该操作码字节指示符及该结束字节指示符自该队列提取指令；

其中，该控制逻辑单元于检测到具有逻辑为真的结束字节指示符和逻辑为真的该不良预测指示符的指令时，清除该队列。

6.根据权利要求5所述的装置，其中上述的控制逻辑单元还用以检测一不良预测分支指令跨越该队列的多个项目，使得其操作码字节位于该队列的一第一项目而其结束字节则位于该队列的一第二项目，据此，该控制逻辑单元将该队列的该第二项目的每一指令字节所相应的该不良预测指示符设为逻辑真值。

7.根据权利要求5所述的装置，其中上述队列的每一项目还储存相应于该指令的操作码字节的累积前置消息。

8.根据权利要求1所述的装置，还包含：

一队列，耦接至该解码逻辑单元，用以自一指令高速缓存接收该指令字节串流，并自该分支预测器接收相应的该分支发生指示符，并将该指令字节和该分支发生指示符提供给该解码逻辑单元。

9.一种适用于微处理器的方法，用以自微处理器的一指令字节串流中提取指令，该微处理器的指令集架构具可变长度指令，该方法包含：

解码该指令字节串流的每一指令字节以产生相应的一操作码字节指示符及一结束字节指示符；

针对每一指令字节接收一相应的一分支发生指示符，其中，当一分支预测器预测该指令字节为一分支指令的操作码字节时，则该分支发生指示符为逻辑真值；

针对每一指令字节产生相应的一不良预测指示符，其中，当相应的该分支发生指示符为逻辑真值且相应的该操作码指示符为逻辑假值，则相应的该不良预测指示符为逻辑真值；

对于一指令的每一其余字节，将相应的该不良预测指示符设为逻辑真值，该指令的操作码字节具有逻辑为真的该不良预测指示符；

从该指令字节串流中提取指令，并传送该提取的指令以供该微处理器作后续的处理；及

放弃传送具有逻辑为真的该结束字节指示符和逻辑为真的该不良预测指示符的指令。

10.根据权利要求9所述的方法，当相应的指令字节为指令的操作码字节时，则该操作码字节指示符为逻辑真值，其中上述指令的操作码字节为该指令的第一非前置字节；其中，当相应的指令字节为指令的最后字节时，则该结束字节指示符为逻辑真值。