[发明专利]微处理器及其执行方法

权利要求书

1.一种微处理器，用以非循序执行暨循序引退指令，包括：

一分支预测器，用以预测一分支指令的一预测目标地址；

一提取单元，耦接于上述分支预测器，用以从上述预测目标地址提取上述分支指令；以及

至少一执行单元，耦接于上述提取单元，用以：

解析上述分支指令的目标地址，并且检测上述预测目标地址与所解析出的目标地址是否不同；

当上述预测目标地址与上述所解析出的目标地址不同时，判断是否具有程序顺序较旧于上述分支指令且需要被校正的一未引退指令；

如果没有程序顺序较旧于上述分支指令且需要被校正的上述未引退指令，则清除由上述预测目标地址所提取的一错误预测的分支指令，并使得上述提取单元由上述所解析出的目标地址进行提取，以便执行上述分支指令；以及

如果有程序顺序较旧于上述分支指令且需要被校正的上述未引退指令，则暂缓执行上述分支指令。

2.如权利要求1所述的微处理器，其中上述执行单元通过下列条件中的一个判断是否具有程序顺序较旧于上述分支指令且需要被校正的上述未引退指令：

是否上述分支预测器已预测出程序顺序较旧于上述分支指令的一未引退分支指令的目标地址，且上述提取单元已从所预测的上述未引退分支指令的目标地址提取指令，且上述执行单元已解析出上述未引退分支指令的目标地址，并且检测到所解析出的上述未引退分支指令的目标地址与所预测的上述未引退分支指令的目标地址不同；

在上述微处理器的一快取存储器内是否有程序顺序较旧于上述分支指令的一未引退载入指令被错失；以及

是否具有程序顺序较旧于上述分支指令之一未引退整数指令需要被重新执行。

3.如权利要求1所述的微处理器，还包括一存储元件，用以存放在程序顺序上最旧且需要被校正的未引退指令的重整缓冲器标签，其中上述执行单元通过比较上述分支指令的重整缓冲器标签与上述在程序顺序上最旧且需要被校正的未引退指令的重整缓冲器标签，以判断是否具有程序顺序较旧于上述分支指令且需要被校正的上述未引退指令。

4.如权利要求3所述的微处理器，其中上述存储元件用以为多个指令类型的每一个存放上述在程序顺序上最旧且需要被校正的未引退指令的重整缓冲器标签，其中上述执行单元通过为上述指令类型的每一个比较上述分支指令的重整缓冲器标签与上述在程序顺序上最旧且需要被校正的未引退指令的重整缓冲器标签，以判断是否具有程序顺序较旧于上述分支指令且需要被校正的上述未引退指令。

5.如权利要求4所述的微处理器，其中上述多个指令类型包括下列指令类型的至少一个：

一第一指令类型，用以表示一载入指令在上述微处理器的一指令快取存储器发生错失；

一第二指令类型，用以表示上述分支预测器对上述分支指令所预测到的目标地址与上述执行单元对上述分支指令所解析出的目标地址是不同的；以及

一第三指令类型，用以表示一整数指令需要被重新执行。

6.如权利要求1所述的微处理器，还包括：

一寄存器别名表，用以依照程序顺序地接收多个程序指令，并且将上述程序指令派送至上述微处理器的多个上述执行单元以便进行非循序执行；以及

第一多个管线级，位于上述寄存器别名表之前，上述第一多个管线级包括上述分支预测器与上述提取单元，

其中上述执行单元通过提供上述所解析出的目标地址至上述提取单元以及发出一信号来执行上述分支指令，上述寄存器别名表根据上述信号停止派送指令，上述第一多个管线级根据上述信号清除其内所有的指令，并且上述提取单元根据上述信号由上述所解析出的目标地址开始提取指令。

7.如权利要求6所述的微处理器，还包括：

一引退单元，用以依照程序顺序地引退上述程序指令；以及

第二多个管线级，位于上述寄存器别名表之后，包括多个上述执行单元和上述引退单元，

其中当上述引退单元判断出上述分支指令为上述微处理器内的最旧的未引退指令时，上述引退单元使上述第二多个管线级的所有程序指令被清除，并且在上述引退单元使上述第二多个管线级的所有程序指令被清除之后，上述寄存器别名表开始派送程序指令至多个上述执行单元。