[发明专利]非循序执行的微处理器及其操作方法

权利要求书

1.一种非循序执行微处理器，用以减少因储存碰撞而重新执行加载指令的可能性，包括：

一队列存储器，包括多个项目，每个上述项目存放用以识别一储存指令的来源的信息以及一相依性，其中上述相依性用以识别上述储存指令为了其储存数据所依附的一指令，而上述储存数据的来源用以计算上述储存指令的一储存地址；以及

一暂存器别名表，耦接于上述队列存储器，上述暂存器别名表用于依据循序排列的多个指令以产生多个相依性，以便判断上述指令何时能够非循序执行，其中当上述暂存器别名表遇到一加载指令时，上述暂存器别名表判断上述加载指令中用以计算其加载地址的来源是否符合于上述队列存储器的一项目中上述储存指令的来源，且若符合，则使得上述加载指令共享所符合的储存指令的相依性。

2.根据权利要求1所述的非循序执行微处理器，还包括：

一发布逻辑器，耦接于上述暂存器别名表，用以根据上述暂存器别名表产生的相依性将上述指令非循序地发布执行，其中当上述加载指令共享上述所符合的储存指令的相依性时，上述发布逻辑器在发布执行上述所符合的储存指令之后才将上述加载指令发布执行。

3.根据权利要求1所述的非循序执行微处理器，还包括：

一执行单元，用以执行上述加载和储存指令，其中上述执行单元还用以当一加载指令的加载地址与一较先的未执行储存指令的一储存地址发生储存碰撞时，指出上述加载指令必须被重新执行。

4.根据权利要求1所述的非循序执行微处理器，还包括：

一退返单元，耦接于上述队列存储器，用以退返指令，还用以在上述储存指令为了其储存数据所依附的指令被退返时，无效化上述队列存储器的上述项目的一者，其中上述被退返指令是依据上述队列存储器的上述项目中的上述相依性所识别的；

其中上述暂存器别名表在判断上述加载指令中上述用以计算其加载地址的来源是否符合于上述队列存储器的项目中上述储存指令的来源时，不会考虑上述队列存储器中已经无效化的项目。

5.根据权利要求1所述的非循序执行微处理器，其中当暂存器别名表遭遇到一指令且上述指令用以修改上述队列存储器中的一项目中的信息所指定的上述储存指令的来源地址的一者时，暂存器别名表则无效化上述队列存储器的上述项目，其中上述暂存器别名表在判断上述加载指令中上述用以计算其加载地址的来源是否符合于上述队列存储器的项目中上述储存指令的来源地址时，不会考虑上述队列存储器中已经无效化的项目。

6.根据权利要求1所述的非循序执行微处理器，其中上述用以识别上述储存指令的来源的信息包括一个或多个暂存器的一或多个识别符，其中上述储存指令的来源用以计算上述储存指令的储存地址，上述暂存器用以储存相应的一或多个输入操作数，以便进行上述储存地址的计算。

7.根据权利要求1所述的非循序执行微处理器，其中当上述暂存器别名表遇到一储存指令时，上述暂存器别名表用以指派上述队列存储器中的上述项目的一者，并于所指派的项目中填入信息。

8.一种非循序执行微处理器的操作方法，用以减少因储存碰撞而必须在一非循序执行微处理器中重新执行加载指令的可能性，上述非循序执行微处理器具有一暂存器别名表，上述暂存器别名表用于依据循序排列的多个指令以产生多个相依性，以便判断上述指令何时能够非循序执行，上述非循序执行微处理器的操作方法包括：

当上述暂存器别名表遭遇到一储存指令时，指派一队列存储器的多个项目的一者；

于所指派的项目中，填入用以识别上述储存指令的来源的一信息，并且上述储存指令的来源地址用以计算上述储存指令的一储存地址；

当上述暂存器别名表遇到一加载指令时，判断用来计算上述加载指令的加载地址的来源是否符合于上述队列存储器的上述项目的一者中的上述储存指令的来源地址；以及

若上述加载指令的来源符合于上述队列存储器的上述项目的一者中的上述储存指令的来源，则使得上述加载指令共享所符合的储存指令的相依性。

9.根据权利要求8所述的非循序执行微处理器的操作方法，还包括：

当上述加载指令共享上述所符合的储存指令相依性时，在发布执行上述所符合的储存指令之后才将上述加载指令发布执行。