[发明专利]分布集成录波器母板及并行总线结构

权利要求书

1.一种分布集成录波器母板及并行总线结构，其特征在于：分布集成录波装置中各个子录波器共用的母板为有源母板；在母板上安装有可实现复杂控制逻辑的大规模集成电路芯片以及插接子录波器和管理机的总线插槽；同时母板上还集成了一套带控制逻辑的并行总线，装置中各个子录波器上也设置了与母板相适配的并行总线，工作时，各个子录波器通过总线插头依次对应插接到母板上，并与母板总线联通；所述母板上集成的并行总线包括时钟总线、控制总线、状态总线、校时总线、复位总线以及电源线；所述控制电路包括看门狗自动侦测与控制信号切换电路、计算同步控制电路、录波同步控制电路、队列同步控制电路、校时信号处理电路以及系统复位电路；

所述控制总线有7条，状态总线有6条；其中，计算控制线与计算状态线、队列同步控制线与队列状态线、录波控制线与录波状态线、录值控制线与录值状态线、定值控制线与定值状态线以及令牌控制线与令牌状态线一一对应，其余一条控制总线是看门狗控制线；所述校时总线包括内时钟校时与外时钟校时2条信号线；

母板上每个子录波器总线插槽都有自己对应的看门狗自动侦测与控制信号切换电路，且各插槽的自动侦测与切换电路结构完全相同，看门狗控制线连接到看门狗自动侦测与切换电路；录波同步控制电路由录波、录值与定值控制3种电路共同构成；同步计算控制电路由或门及D触发器组成；录值、录波及定值控制电路均由或门及D触发器组成；队列同步控制电路由与子录波器相对应的2选1多路开关所构成的优先自动切换链路及与门组成；复位电路分两部分，其中一部分在子录波器上，另一部分在母板上；校时电路也分两部分，其中一部分在子录波器上，另一部分在母板上；

母板上集成了RS485网络、RS422网络以及SPI同步串行网络几种通信网络，包括通信网络总线和相应的控制电路；其中，RS485网具有优先令牌环控制；母板上设置有总线扩展插槽，N个母板通过总线扩展电缆连接构成N个母板组成的扩展系统。

2.如权利要求1所述的母板及并行总线结构其特征在于：所述时钟总线是指由同一个4M晶振源产生并经母板ISP中的分频电路获得的一套同步时钟，称作系统时钟；同时在子录波器的ISP中，也采用同样的方式产生了一套自己的同步时钟，称作本地时钟；系统时钟与本地时钟被同时引入到烧制在子录波器ISP中的自动切换电路的输入端，经过子录波器自动切换电路的切换输出后，再经过脉宽整形电路以及延迟电路处理，最终被送到子录波器的采样电路以及数字信号处理器DSP与微处理器ARM的中断输入引脚。

3.如权利要求2所述的母板及并行总线结构，其特征在于：所述系统时钟和本地时钟分别有10KHz、20mS、100mS和1S共4路时钟信号；其中，10KHz信号用作数据锁存与采样同步信号；20mS脉冲用作DSP到ARM的数据传输同步信号以及计算分段同步信号；100mS时钟用作计算同步与队列同步的参考信号；1S时钟用作队列同步与时间同步参考信号；所述系统时钟与本地时钟被同时引入到自动切换电路的输入端，是指系统时钟的4路信号被分别接到2选1多路开关(V74158)的(A0)、(B0)、(C0)、(D0)端，本地时钟的4路信号被分别接到同一2选1多路开关的(A1)、(B1)、(C1)、(D1)端，同时本地10KHz信号还接到自动切换电路的计数器(V74162)的计数端，系统10KHz信号接到同一计数器的清零端。

4.如权利要求1所述的母板及并行总线结构，其特征在于：所述校时总线包括内时钟校时与外时钟校时2条信号线是指：内时钟校时信号来自系统中编号最小的子录波器日历时钟的分或秒脉冲输出；外时钟校时信号即GPS校时信号，来自外接GPS同步时钟的分或秒脉冲输出；这两种校时信号同时输入到烧制在子录波器ISP中的校时脉冲控制电路，由子录波器自动选择切换，作为子录波器数据标记与日历时钟校时基准。

5.如权利要求1所述的母板及并行总线结构，其特征在于：所述看门狗自动侦测与控制信号切换电路，其自动侦测与切换电路由信号前沿检出电路，计数器，R-S触发器，多路开关以及故障指示电路构成，零槽的自动侦测与切换电路中，(0U1)、(0U2)、(0U6)及(0U7)构成信号前沿检出电路，(0U3)为计数器，(0U5)及(0U12)为R-S触发器，(0U4)为8路2选1多路开关，(0U12)、(0U13)及(0U14)构成零槽故障指示电路。