[发明专利]基于FPGA的线性调频信号实现方法

说明书

技术领域

本发明属于数字信号处理技术领域，特别涉及利用FPGA实现线性调频信号的方法，可用于作为信号源使用。

背景技术

直接频率合成器是一种以数字信号处理理论为基础，从相位概念出发直接合成所需波形的一种新的数字技术的频率合成方法。随着直接数字频率合成DDS技术的发展，很多芯片公司都开发出了自己的DDS专用集成芯片，同D/A转换器和低通滤波器LPF一起便可以组成任意波形信号的发生器，在电子、通讯等领域有着广泛的应用。但是目前的专用DDS都是只适合在某一方面的要求，存在着一定的局限性，因此无法满足用户的各种要求。

随着科技的高速发展，目前市场上各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能和多功能的DDS芯片，为电路设计者提供了多种选择，常见的DDS芯片包括AD9850，AD9851，AD9854，AD9954等等，但是由于芯片已经固化了其特定功能，对于不同的应用灵活性要差很多，例如如果要产生AM波，就必须外接模拟乘法器。而对于功能很强的AD9954而言，价格又十分昂贵，尤其是在某些场合，专用的DDS芯片在控制方式、置频速率等方面与系统的要求差距很大。而且市面上有多种直接数字合成信号源芯片，如美国AD公司的AD9850，这类专用芯片由于价格昂贵、功能固定单一，使其应用受到限制。

发明内容：

本发明的目的在于克服上述已有技术的不足，提供一种基于FPGA的线性调频信号实现方法，以增加专用芯片的功能，通过外部控制的变化产生不同参数的线性调频信号，满足信号源的不同应用要求。

为实现上述目的，本发明包括如下步骤：

(1)向FPGA发送串口命令，并选择在FPGA中已经设置好的不同工作模式，产生一路数据；

(2)将一路数据分成四路，以降低频率，满足在FPGA中的工作需求；

(3)将四路数据作为频率控制字用累加器进行频率累加；

(4)将频率累加结果作为相位控制字进行相位累加；

(5)将相位累加结果作为波形存储器的寻址地址，对存储器中所存储的正弦波形的幅值进行寻址；

(6)使用FPGA中IP核中的LVDS模块，将四路寻址结果进行并串转换；

(7)将并串转换的结果经过DA转换，输出线性调频信号的模拟波形。

所述的不同工作模式，包括：中心频率fO为80M、带宽B为100M、持续时间Tp为100us，中心频率fO为130M、带宽B为100M、持续时间Tp为100us，中心频率fO为80M、带宽B为45M、持续时间Tp为100us，这些工作模式根据中心频率和带宽的不同，对初始频率f和调频率g进行量化后设置，其中f＝f0-B/2，g＝B/Tp。

所述的一路数据分成四路，是通过对一路数据进行四抽取而实现。

所述的频率累加，是用FPGA中累加器的结果与所述工作模式中的初始频率f相加。

所述的相位累加，是频率累加的结果与FPGA的时钟控制计数器相乘。

所述的存储器中存储的正弦波形的幅值，是正弦波的四分之一周期波形的幅值。

所述的对存储器中所存储的正弦波形的幅值进行寻址，是将寻址地址的高两位作为象限值的标志，当寻址地址为第一象限时，按存储器地址低位向高位寻址；当寻址地址为第二象限时，按存储器地址高位向低位寻址；当寻址地址为第三象限时，按存储器地址低位向高位寻址且结果是存储值的负值；当寻址地址为第四象限时，按存储器地址高位向低位寻址且结果是存储值的负值。

本发明具有如下优点：

本发明由于设置不同的工作模式，可以实现不同的中心频率、带宽、调频率的线性调频信号，为不同应用提供信号源；

本发明由于将一路数据分成四路，采样率可以达到960M；

本发明由于存储器中存储的正弦波形的幅值是正弦波的四分之一周期波形的幅值，占用FPGA的资源减少了四分之三。

附图说明

图1是本发明基于FPGA的线性调频信号的实现框图；

图2是示波器实测本发明的线性调频信号波形；

图3是频谱仪实测本发明的线性调频信号的频域波形。

具体实施方式：

参照图1，本发明的线性调频信号实现过程如下：

步骤1.向FPGA发送串口命令，并选择在FPGA中已经设置好的不同工作模式，产生一路数据。