[发明专利]具有内含式sense FET的功率集成电路器件

说明书

背景技术

本公开内容涉及半导体器件、器件结构，以及用于制作高压集成电路或功率晶体管器件的方法。

背景技术

电流检测场效应晶体管(current sensing field-effecttransistor)，亦常常称作sense FET，其已被用于集成电路应用长达多年，其中精确的电流检测可提供信息供用于控制和过保护两者。Sense FET一般被构造为较大的主载流半导体器件的一个小部分或晶体管部分。例如，在常规绝缘栅场效应晶体管(MOSFET)器件中，senseFET可包括主器件的沟道区的一小部分。在运行中，sense FET可对较大器件的沟道电流的一小部分取样，从而提供关于流过主晶体管器件的电流的指示。Sense FET和主器件一般共用一个公共漏极和栅极，但是各具有单独的源极电极，该源极电极可对体区短路，也可不对体区短路。

Sense FET尤其可用于许多功率传送应用中，以提供限流保护和精确的功率传送。为了提供这些功能，sense FET需要在很宽的漏电流(100mA至10安培)、温度(-25℃至125)以及制造工艺变化和机械应力/封装变化范围内相对于主高压FET维持恒定的电流检测比例(CSR)。主高压FET(HVFET)的漏电流与sense FET的漏电流之比一般在20∶1-800∶1的范围内或更大。

横向场效应晶体管广泛用于高压(例如，高于400伏)集成电路应用中。在横向HVFET结构中，由一沟道区将源极区与扩展漏极区或漂移区横向隔开。栅极结构布置在沟道区之上，通过薄氧化物层与在下面的半导体材料绝缘。在导通状态，施加到栅极的合适电压导致在源极区和扩展漏极区之间形成横向导通沟道，从而允许电流横向流过器件。在截止状态，栅极上的电压足够低，使得没有导通沟道在衬底中形成，因而没有电流流动。在截止状态，器件承受漏极区和源极区之间的高压。

在用于具有横向HVFET器件的功率IC中的sense FET的设计中出现的困难之中，存在漏极电压去偏置和体效应问题。漏极电压的去偏置可在检测电阻器(一般联接在源极和地之间)为sense FET电阻的大百分比(例如，＞25％)从而导致在检测电阻器两端有大压降时出现。这相对于栅极提高了sense FET的源极电压，从而相对于主HVFET降低了sense FET的栅极-源极驱动。类似地，在其中本体物理地连接至衬底的横向HVFET中，sense FET的本体需要与源极隔开。这导致sense FET的阈值电压随电流增加，损害了sense FET对主HVFET器件的跟踪。另外，过去试图将sense FET物理上靠近主HVFET定位(例如，位于共用的阱区中)以改善跟踪，而这是有问题的，因为这样做会影响器件中的电荷平衡，导致较低的击穿电压(BV)。另一个缺点是，检测元件——一般是远离HVFET区一定距离定位的电阻器——的位置。这导致对HVFET的不良匹配。

附图说明

根据接下来的详细描述以及附图将更充分理解本公开内容，然而所述详细描述和附图不应被解释成将本发明限制于所示出的特定实施方案，而是仅用于说明和理解。

图1是包含在横向HVFET结构中的一示例性sense FET的侧视横截面图。

图2是图1中示出的集成器件的示例性电路示意图。

图3是包含在横向HVFET结构中的另一示例性sense FET的侧视横截面图。

图4是图3中示出的集成器件的示例性电路示意图。

图5是包含在横向HVFET结构中的一sense FET的示例性布局的顶视图。

具体实施方案

在以下描述中阐述了各种特定细节，诸如材料类型、尺寸、结构特征、处理步骤等，以提供对本发明的透彻理解。然而，相关领域的普通技术人员将意识到，实施本发明可以不需要这些特定细节。还应理解，图中的元件是代表性的，为清楚起见未按比例绘制。

图1示出了半导体器件10的示例性侧视横截面图，半导体器件10包括主横向HVFET 30和相邻的sense FET 31，所述主横向HVFET 30和sense FET 31都被形成在轻掺杂(高电阻率)P型硅衬底11上。衬底11一般是轻掺杂的，以增加其对P型体区36和16之间流动的寄生电流的电阻，该电阻在图1中用电阻器50(R_sub)示出。在一个实施方案中，P衬底11被掺杂至在大约1×10¹³cm^-3到大约1×10¹⁴cm^-3的范围内的浓度，具有大约100-1000欧姆-cm的电阻率。