[发明专利]集成电路的过度电性应力保护电路

说明书

技术领域

本发明涉及一种用于集成电路的保护电路，特别是涉及一种集成电路的过度电性应力(EOS)保护电路。

背景技术

半导体集成电路通常设计成须在特定电压或电压范围内运作。当输入电压超过特定电压或电压范围时，集成电路就会失效，甚至损坏。这类异常或有害的输入电压一般称为过度电性应力(electrical overstress，EOS)。

鉴于过度电性应力，例如电性突波(spike)，在一般的电路应用上是不可避免的，因此亟需提出一种用于集成电路的保护电路，以避免集成电路的失常或损坏。

由此可见，上述现有的集成电路的过度电性应力保护电路在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的集成电路的过度电性应力保护电路，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，提出一种用于集成电路的过度电性应力保护电路，以避免集成电路的失常或损坏。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路的过度电性应力保护电路，其包含：多个串联电阻，其电性连接于一输入端及一输出端之间；一模式控制开关，其电性连接于该输出端及一接地端之间；以及一偏压电路，其电性连接于该输入端，用以产生一模式控制信号以控制该模式控制开关；其中，该偏压电路所产生的该模式控制信号使得该模式控制开关在一正常模式下为开断，而在一过度电性应力模式下为闭合。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的集成电路的过度电性应力保护电路，其中所述的串联电阻的数量是取决于，在该过度电性应力模式下，能使跨于每一该电阻的压降低于一特定的操作电压。

前述的集成电路的过度电性应力保护电路，其中每一该电阻为一电阻连接型态的金氧半电晶体(MOS)。

前述的集成电路的过度电性应力保护电路，其中所述的偏压电路包含一分压器，用以将一输入电压分配于多个组成元件之间，其中该模式控制信号由该些组成元件之间的一节点所提供。

前述的集成电路的过度电性应力保护电路，其中所述的组成元件为一电阻元件。

前述的集成电路的过度电性应力保护电路，其中所述的电组元件为一电阻连接型态的金氧半电晶体(MOS)。

前述的集成电路的过度电性应力保护电路，其更包含一第二模式控制开关，其一端耦接于该偏压电路，而另一端提供该模式控制信号并与一电流源连接，其中，该第二模式控制开关在该正常模式下为开断的，而在该过度电性应力模式下为闭合的。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种集成电路的过度电性应力保护电路，其包含：多个串联的压控式电阻，其电性连接于一输入端及一输出端之间；一模式控制开关，其电性连接于该输出端及一接地端之间；以及一偏压电路，连接于该输入端，用以产生一模式控制信号以控制该模式控制开关，并产生至少一控制信号来控制至少一该压控式电阻；其中，该偏压电路所产生的该模式控制信号使得该模式控制开关在一正常模式下为开断，而在一过度电性应力模式下为闭合，且所产生的该控制信号使得该压控式电阻在该过度电性应力模式下的阻抗高于在该正常模式下的阻抗。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的集成电路的过度电性应力保护电路，其中所述的串联的压控式电阻的数量是取决于，在该过度电性应力模式下，能使跨于每一该压控式电阻的压降低于一特定的操作电压。

前述的集成电路的过度电性应力保护电路，其中所述的偏压电路包含一分压器，用以将一输入电压分配于多个组成元件之间，其中该模式控制信号和该控制信号由该些组成元件之间的相应节点所提供。

前述的集成电路的过度电性应力保护电路，其中所述的组成元件是为一电阻元件。

前述的集成电路的过度电性应力保护电路，其中所述的电组元件为一电阻连接型态的金氧半电晶体(MOS)。

前述的集成电路的过度电性应力保护电路，其更包含一额外模式控制开关，其一端耦接于该偏压电路的内部一节点，而另一端提供该模式控制信号并与一电流源连接，其中，该额外模式控制开关在该正常模式下为开断的，而在该过度电性应力模式下为闭合的。