[发明专利]一种用于AHB总线的数据读取装置及方法

说明书

技术领域

本发明属于数据预取领域，尤其涉及一种用于AHB总线(Advanced HighPerformance Bus，高性能总线)的数据读取装置及方法。

背景技术

随着半导体工艺技术的不断发展和市场需求的不断提高，SoC(System On aChip，片上系统，以下简称SoC)的复杂度也随之不断提高。

目前处理器频率的不断提高，能达到50MHZ～100MHZ之间，而闪速存储器(Flash Memory)支持的工作频率有限，一般只在20MHZ～30MHZ之间。对闪速存储器(Flash Memory)的读取速度往往跟不上处理器的访问速度，处理器必须经过等待时间来满足对闪速存储器(Flash Memory)的访问操作。

因此，如何提前预取指令，有效避免主机等待的问题亟待解决。

发明内容

本发明为解决处理器访问存储器需等待的技术问题，提供一种用于AHB总线的数据读取装置及方法。

一种数据读取装置，包括：

主机，在控制器的控制下读取暂存器中数据；

暂存器，在控制器的控制下对存储器中的数据进行预取、存储，以供AHB总线上主机读取；

控制器，控制暂存器对存储器中数据的预取、控制AHB总线上主机对暂存器中数据的读取；

存储器，与控制器连接，用于存放数据。

一种用于AHB总线的数据读取方法，包括：

(a)、设置预取初始地址，暂存器预取使能；

(b)、暂存器的每个缓冲存储器从存储器中预取数据；

(c)、判断主机是否读取；否，跳转转到步骤(b)；是，跳转到步骤(d)；

(d)、判断是否命中缓冲存储器，是，跳转到步骤(f)；否，跳转到步骤(e)；

(e)、将暂存器的所有缓冲存储器清空，暂存器从存储器中预取数据，然后跳转到步骤(c)；

(f)、选择命中的缓冲存储器；

(g)、AHB总线上主机从命中的缓冲存储器中读取数据。

本发明在存储器端添加一个暂存器作为数据预取装置，在主机处理数据间隙将存储器的数据读取到暂存器中暂存，主机直接从暂存器中读取数据，减少了主机的等待时间，提高了主机访问速度。

附图说明

图1是本发明实施例提供的用于AHB总线的数据读取装置示意图；

图2是本发明实施例提供的缓冲存储器结构示意图；

图3是本发明实施例提供的控制器控制暂存器实现数据预取的示意图；

图4本发明实施例1提供的用于AHB总线的数据读取方法的流程图；

图5本发明实施例1提供的用于AHB总线的数据读取方法的细分流程图。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，为本发明提供的用于AHB总线的数据读取装置示意图。包括：主机11、控制器12、存储器13、暂存器14。

主机11在控制器12的控制下读取暂存器14中的数据。

暂存器14在控制器12的控制下对存储器13中的数据进行预取、存储，以供AHB总线上主机11读取。

控制器12控制暂存器14对存储器13中数据的预取、控制AHB总线上主机11对暂存器14中数据的读取。

存储器13，与控制器12连接，用于存放数据。

主机可直接在控制器的控制下从存储器中读取数据，但是由于存储器的访问速度有限，而主机的读取速度较快，主机在读取过程中需要等待。

优选方案，所述暂存器14为缓冲存储器。

优选方案，所述缓冲存储器数据位宽和存储器13数据位宽一致。

基于AHB总线上主机为连续地址访问，以及存储器的位宽和提高读取存储器的效率几方面考虑，缓冲存储器的数量为四个，分别为：第一缓冲存储器、第二缓冲存储器、第三缓冲存储器、第四缓冲存储器。每个缓冲存储器的位宽同存储器的位宽一样，为64位。第一缓冲存储器的优先级别最高，其他缓冲存储器优先级依次降低。

优选方案，如图2所示，所述第一缓冲存储器、第二缓冲存储器、第三缓冲存储器、第四缓冲存储器均包括：地址寄存器、空满标志、命中标志、预取请求、存储体。