[发明专利]时钟再生装置和电子设备

说明书

技术领域

本发明涉及其中再生与接收数据信号同步的时钟的时钟再生装置和电子设备。

背景技术

近年来，在数字传输的领域中，以高速和低功耗传送大量数据的需求正在增加，并且时钟再生装置广泛用于这种数据传送的接口中。

此外，在高速接口中，信号中包括的抖动分量随传送速率的增加而增加，并且也要求对抖动的容错。

作为时钟再生装置的系统，应用PLL(锁相环)的系统、以及从多个相位时钟信号选择或生成与接收数据信号同步的相位的时钟的系统是可用的。

然而，如果尝试提高所述系统中的传送速率，则需要以高速操作的相位比较器，并且这使得传送速率的增加困难。

此外，在所述系统中，因为通过负反馈实现与接收数据信号的同步，所以时钟信号与接收数据信号的同步所需的时间长。因此，所述系统不适于突发(burst)数据传送，对于突发数据传送，需要在短时间段内与接收数据信号同步。

同时，例如，在M.Banu和A.E.Dunlop的“Clock Recovery Circuits withInstantaneous Locking”(Electronics Letters，Vol.28，No.23，1992年11月，第2127-2130页)(以下称为非专利文献1)中已经提出并公开了使用具有逻辑门的压控振荡器(此后称为门控VCO)的时钟再生系统。

在该时钟再生系统中，不需要相位比较器，并且速度的增加不受相位比较器的限制。此外，可以建立与接收数据信号的瞬时同步。

图1示出例如在日本专利公开No.Hei 8-213979(以下称为专利文献1)中公开的、流行的门控VCO型的时钟再生系统的示例。

图2A到2C图示图1所示的边缘检测器的操作定时。

参照图1和2A到2C，时钟再生装置1包括边缘检测器2和压控振荡器3。

边缘检测器2包括延迟电路21和异或门(EXOR)22。

接收数据信号rdt输入到边缘检测器2。

在边缘检测器2中，接收数据信号rdt由延迟电路21延迟，并且得到的延迟信号S21提供到异或门22。异或门22对输入到其的接收数据信号rdt和延迟信号S21进行异或，并且将异或的结果作为门控信号S2输出到压控振荡器3。

压控振荡器3的振荡频率由振荡频率控制电压fcv控制，并且以根据门控信号S2的定时输出时钟信号S3。

发明内容

然而，在上述使用门控VCO的系统中，因为要输出对应于接收数据信号rdt的传送速率的频率的时钟信号S3，所以需要压控振荡器3是全速率振荡器。

因此，如果尝试增加上述使用门控VCO的系统中的速度，则速度的增加受到压控振荡器3的振荡频率限制。

此外，因为需要以高速振荡频率操作的压控振荡器3，所以引起功耗的增加。

此外，如果传送速率的一个周期为T0秒(例如，在传送速率为5Gbps的情况下，T0＝200psec.)，则以下述方式输出门控信号S2。

具体地，在上述门控VCO型的时钟再生装置1的边缘检测器2中，异或门22输出通过接收数据信号rdt和被延迟电路21延迟T0/2的延迟信号S21的异或而获得的门控信号S2，作为脉冲信号。

因此，如果接收数据信号rdt的相位由于接收数据信号rdt的抖动分量而波动，并且接收数据信号rdt的相邻边缘之间的间隔变为等于T0/2，则对应于各边缘的脉冲信号不能输出为时钟信号S3。

图2A到2C图示上述门控VCO型的时钟再生装置中使用的边缘检测器的操作的示例。如从图2A到2C可见的，对接收数据信号rdt的抖动的容错受到限制。

因此，期望提供一种时钟再生装置和电子装置，即使出现接收数据信号的边缘位置抖动也可精确地检测接收数据信号的边缘，并且可实现传送速率的增加和功耗的减少。