[发明专利]堆叠封装

说明书

技术领域

本发明总体上涉及半导体技术，更具体地涉及堆叠封装。

背景技术

为了满足微型化和高性能的需求，需要提供高容量的半导体模块的新技术。一种设置高容量的半导体模块的方法是制造高度集成的存储芯片。存储芯片的高度集成度是通过在半导体芯片的现有有限的空间中集成更多数目的单元来实现。

然而，存储芯片的高集成度既要求高精度技术，诸如用于获得精细的线宽的技术，又要求一个漫长的开发期。认识到这些限制，堆叠技术已被提议为设置高容量半导体模块的另一种方法。

两种这样的堆叠技术包括在单个封装体中埋入两个堆叠芯片的第一种方法以及堆叠独立封装的两个分离封装的第二种方法。最近，已发现另一种技术，其中由诸如铜的导电材料制成的穿透电极以这样的方式形成在半导体芯片中：当堆叠半导体芯片时，半导体芯片可通过穿透电极电连接。

通过使用穿透电极，I/O衬垫可以精细节距被接合，使得I/O衬垫的数目增加。此外，由于形成了更多数目的I/O衬垫，可改善半导体芯片之间的信号传输速度。而且，由于可实现半导体芯片的三维设计，因此可提高半导体芯片的性能。

当制造堆叠封装使得可通过穿透电极形成上和下半导体芯片之间的电连接时，若向下放置的芯片(以下称为“下芯片”)与向上放置的芯片(以下称为“上芯片”)的尺寸不同，则很可能产生缺陷。例如，在下芯片具有小于上芯片的尺寸的情况下，可以实施堆叠而上芯片处于结构上的不稳定状态，堆叠本身可能是不可行的。

发明内容

本发明的实施例包括堆叠封装，其即使在上方堆叠的芯片具有大于下方设置的芯片的尺寸时，也可确保结构稳定性。

在本发明的一个实施例中，堆叠封装包括第一半导体芯片，该第一半导体芯片具有第一尺寸，并具有其上设置有接合衬垫的第一表面和与第一表面相反的第二表面、以及穿透第一表面和第二表面的第一穿透电极；一个或更多个第二半导体芯片，具有大于第一尺寸的第二尺寸，堆叠在第一半导体芯片的第二表面上，且具有彼此电连接并且电连接到第一穿透电极的第二穿透电极；以及成型部分(molding part)，邻接第一半导体芯片的一个或更多个侧表面使得包括第一尺寸和成型部分的尺寸的总尺寸等于或大于第二尺寸。

堆叠封还可包括第三半导体芯片，设置在一个或更多个堆叠的第二半导体芯片之中最上的第二半导体芯片上，以电连接到最上的第二半导体芯片的第二穿透电极。

堆叠封装可进一步包括形成在成型部分上和一个或更多个堆叠的第二半导体芯片上的密封构件；形成在第一半导体芯片的第一表面上以连接到接合衬垫的再布线(redistribution lines)；形成在第一半导体芯片的第一表面上以及再布线上的绝缘层，该绝缘层具有暴露部分再布线的开口；以及结合到再布线的暴露部分的外部连接端子。

堆叠封装还可包含底部填充物(underfill)，形成在第一半导体芯片与一个或更多个堆叠的第二半导体芯片之中最下的半导体芯片之间，以及在堆叠的第二半导体芯片之间。

当第一半导体芯片具有四边形形状时，成型部分可形成为覆盖第一半导体芯片的两个相对的侧表面或四个侧表面。

堆叠封装还可包括基板，该基板具有面对第一半导体芯片的第一表面的第三表面，且在第三表面上设置有电连接到第一半导体芯片的接合衬垫的第一连接衬垫，以及与第三表面相反的第四表面，且在第四表面上设置有第二连接衬垫；连接构件，电连接第一半导体芯片的接合衬垫和基板的第一连接衬垫；密封构件，形成在基板的第三表面上以及第二半导体芯片和成型部分上；以及结合到基板的第二连接衬垫的外部连接端子。

堆叠封装可进一步包括底部填充物，形成在第一半导体芯片和成型部分与基板之间。

堆叠封装可进一步包括基板，该基板具有窗口、面对第一半导体芯片的第一表面的第三表面，以及与第三表面相反的第四表面，第四表面上设置有电连接到第一半导体芯片的接合衬垫的第一连接衬垫、以及设置在第一连接衬垫以外的第二连接衬垫；连接构件，穿过窗口并连接第一半导体芯片的接合衬垫和基板的第一连接衬垫；密封(encapsulation)构件，形成为密封包括第二半导体芯片和成型部分的基板的第三表面以及包含连接构件的基板的窗口；以及外部连接端子，结合到基板的第二连接衬垫。

堆叠封装可进一步包括插入成型部分和基板之间的粘附构件。